基于片上网络架构的安全存储系统研究
| 摘要 | 第6-7页 |
| Abstract | 第7-8页 |
| 英文缩写说明 | 第9-10页 |
| 第一章 引言 | 第10-16页 |
| 1.1 片上通信架构 | 第10-13页 |
| 1.1.1 共享总线架构 | 第10-12页 |
| 1.1.2 片上网络架构 | 第12-13页 |
| 1.2 片上网络研究现状 | 第13-14页 |
| 1.3 基于片上网络架构的安全威胁 | 第14-15页 |
| 1.4 论文主要工作和贡献 | 第15页 |
| 1.5 论文结构安排 | 第15-16页 |
| 第二章 片上网络基础与关键技术 | 第16-22页 |
| 2.1 片上网络基础 | 第16-17页 |
| 2.2 片上网络的关键技术 | 第17-21页 |
| 2.2.1 拓扑结构 | 第17-18页 |
| 2.2.2 交换技术 | 第18-19页 |
| 2.2.3 路由算法 | 第19-20页 |
| 2.2.4 服务质量 | 第20-21页 |
| 2.3 性能评估 | 第21-22页 |
| 第三章 密码算法概述 | 第22-25页 |
| 3.1 对称密码算法 | 第22-23页 |
| 3.2 非对称密码算法 | 第23-24页 |
| 3.3 消息摘要算法 | 第24-25页 |
| 第四章 基于片上网络架构的安全存储系统 | 第25-64页 |
| 4.1 存储安全挑战 | 第25-26页 |
| 4.2 安全存储系统架构 | 第26-28页 |
| 4.3 系统的工作流程 | 第28-29页 |
| 4.4 RISC处理器 | 第29-33页 |
| 4.4.1 五级流水结构 | 第30页 |
| 4.4.2 指令集简介 | 第30-33页 |
| 4.5 高速缓存 | 第33-37页 |
| 4.5.1 高速缓存原理 | 第33-34页 |
| 4.5.2 主存与高速缓存的映射 | 第34-35页 |
| 4.5.3 写策略 | 第35页 |
| 4.5.4 替换策略 | 第35-36页 |
| 4.5.5 数据高速缓存 | 第36-37页 |
| 4.5.6 可配置的高速缓存 | 第37页 |
| 4.6 基于高速缓存的协处理器 | 第37-46页 |
| 4.6.1 AES与Grostl简介 | 第38-41页 |
| 4.6.2 并行查找表 | 第41-42页 |
| 4.6.3 协处理器指令 | 第42-43页 |
| 4.6.4 AES协处理器 | 第43-45页 |
| 4.6.5 Grostl协处理器 | 第45-46页 |
| 4.6.6 协处理器功耗管理 | 第46页 |
| 4.7 路由器 | 第46-50页 |
| 4.7.1 路由算法 | 第47页 |
| 4.7.2 数据包格式 | 第47-48页 |
| 4.7.3 路由模块 | 第48页 |
| 4.7.4 仲裁器 | 第48-50页 |
| 4.7.5 缓存 | 第50页 |
| 4.8 安全网络接口 | 第50-59页 |
| 4.8.1 数据传输模式 | 第51-53页 |
| 4.8.2 RISC与路由器的网络接口 | 第53-56页 |
| 4.8.3 存储器与路由器的网络接口 | 第56-57页 |
| 4.8.4 数据保护控制器 | 第57-58页 |
| 4.8.5 配置访问权限 | 第58-59页 |
| 4.9 存储器控制器 | 第59-60页 |
| 4.10 程序编译环境 | 第60-61页 |
| 4.11 应用程序加载 | 第61-62页 |
| 4.12 关键模块性能分析 | 第62-64页 |
| 第五章 系统仿真验证 | 第64-74页 |
| 5.1 基于NIRGAM的仿真 | 第64-68页 |
| 5.1.1 NIRGAM仿真器 | 第64-65页 |
| 5.1.2 NIRGAM扩展 | 第65-66页 |
| 5.1.3 系统性能仿真 | 第66-68页 |
| 5.2 协处理器芯片验证 | 第68页 |
| 5.3 系统FPGA验证 | 第68-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 参考文献 | 第76-81页 |
| 硕士学习期间录用和发表的学术论文 | 第81-82页 |
| 致谢 | 第82-83页 |
