分栅快闪存储器的失效机理及性能提升方法研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 引言 | 第6-15页 |
| 1.1 非易失性半导体存储器技术的发展 | 第6-9页 |
| 1.1.1 MROM | 第7页 |
| 1.1.2 EPROM | 第7-8页 |
| 1.1.3 EEPROM | 第8-9页 |
| 1.1.4 Flash Memory | 第9页 |
| 1.2 闪存的种类及特点 | 第9-13页 |
| 1.2.1 浮栅型闪存和电荷俘获型闪存 | 第10-11页 |
| 1.2.2 叠栅闪存和分栅闪存 | 第11-12页 |
| 1.2.3 NOR型闪存和NAND型闪存 | 第12-13页 |
| 1.3 本论文的工作 | 第13-15页 |
| 第二章 分栅快闪存储器介绍 | 第15-31页 |
| 2.1 器件结构 | 第15-17页 |
| 2.2 工作原理 | 第17-24页 |
| 2.2.1 分栅器件的擦除模型介绍 | 第18-20页 |
| 2.2.2 分栅器件的编程模型介绍 | 第20-24页 |
| 2.3 制造流程 | 第24-26页 |
| 2.4 测试流程 | 第26-31页 |
| 第三章 分栅快闪存储器的失效机理研究 | 第31-46页 |
| 3.1 擦除失效 | 第31-35页 |
| 3.1.1 擦除硬失效 | 第31-32页 |
| 3.1.2 弱擦除失效 | 第32-34页 |
| 3.1.3 低读取电流擦除失效 | 第34-35页 |
| 3.2 编程失效 | 第35-41页 |
| 3.2.1 编程硬失效 | 第35-37页 |
| 3.2.2 弱编程失效 | 第37-40页 |
| 3.2.3 高读取电流编程失效 | 第40-41页 |
| 3.3 编程串扰失效 | 第41-45页 |
| 3.3.1 穿通串扰失效 | 第42-44页 |
| 3.3.2 逆向隧穿串扰失效 | 第44-45页 |
| 3.4 本章小结 | 第45-46页 |
| 第四章 分栅快闪存储器制程的优化 | 第46-52页 |
| 4.1 闪存产品编程工艺窗口的评估 | 第46-47页 |
| 4.2 闪存产品编程工艺窗口的优化和改善 | 第47-51页 |
| 4.3 本章小结 | 第51-52页 |
| 第五章 结论和展望 | 第52-53页 |
| 参考文献 | 第53-56页 |
| 致谢 | 第56-57页 |
