| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第14-20页 |
| 1.1 选题背景 | 第14-15页 |
| 1.2 射频识别技术简介及研究现状 | 第15-18页 |
| 1.2.1 RFID 技术简介 | 第15-16页 |
| 1.2.2 国内外发展现状 | 第16-18页 |
| 1.3 研究意义 | 第18页 |
| 1.4 论文内容安排 | 第18-20页 |
| 第2章 射频识别技术基础及标准分析 | 第20-26页 |
| 2.1 射频识别系统技术 | 第20-22页 |
| 2.1.1 射频识别技术电磁学原理 | 第20-21页 |
| 2.1.2 射频识别系统基本结构 | 第21-22页 |
| 2.2 ISO/IEC 18000-6C 标准分析 | 第22-25页 |
| 2.2.1 物理层通信特性 | 第22页 |
| 2.2.2 标签存储格式 | 第22-23页 |
| 2.2.3 操作指令集 | 第23页 |
| 2.2.4 标签的状态简述 | 第23-25页 |
| 2.3 本章小结 | 第25-26页 |
| 第3章 数字基带关键电路分析及建模仿真 | 第26-39页 |
| 3.1 关键模块分析 | 第27-34页 |
| 3.1.1 发送模块分析 | 第27-29页 |
| 3.1.2 接收模块分析 | 第29-32页 |
| 3.1.3 链路控制分析 | 第32-34页 |
| 3.2 链路建模仿真 | 第34-38页 |
| 3.2.1 设计仿真环境 | 第34页 |
| 3.2.2 前向链路仿真 | 第34-37页 |
| 3.2.3 反向链路仿真 | 第37-38页 |
| 3.3 本章小结 | 第38-39页 |
| 第4章 数字基带关键电路具体实现 | 第39-63页 |
| 4.1 发送模块 | 第39-50页 |
| 4.1.1 参数设定 | 第39-40页 |
| 4.1.2 CRC 校验模块 | 第40-41页 |
| 4.1.3 PIE 编码模块 | 第41-44页 |
| 4.1.4 升余弦滤波器设计 | 第44-47页 |
| 4.1.5 希尔伯特滤波器设计 | 第47-50页 |
| 4.2 接收模块 | 第50-55页 |
| 4.2.1 串并转换模块设计 | 第50-51页 |
| 4.2.2 FM0/Miller 解码模块设计 | 第51-55页 |
| 4.3 控制模块 | 第55-59页 |
| 4.3.1 控制及状态寄存器 | 第56页 |
| 4.3.2 链路控制状态机 | 第56-59页 |
| 4.3.3 链路定时器 | 第59页 |
| 4.4 串行通讯控制单元设计 | 第59-62页 |
| 4.4.1 射频收发器架构 | 第60页 |
| 4.4.2 可编程配置模块设计 | 第60-62页 |
| 4.5 本章小结 | 第62-63页 |
| 第5章 数字基带关键模块的仿真与 FPGA 验证 | 第63-72页 |
| 5.1 FPGA 简介 | 第63-65页 |
| 5.1.1 FPGA 设计流程 | 第63-64页 |
| 5.1.2 FPGA 测试板及 SignalTapII 介绍 | 第64-65页 |
| 5.2 发送链路验证 | 第65-68页 |
| 5.2.1 PIE 编码模块仿真与验证 | 第65-66页 |
| 5.2.2 滤波器设计仿真 | 第66-67页 |
| 5.2.3 CRC 编码模块仿真与验证 | 第67-68页 |
| 5.3 接收链路验证 | 第68-69页 |
| 5.3.1 串并转换模块仿真与验证 | 第68-69页 |
| 5.3.2 FM0/Miller 解码器仿真与验证 | 第69页 |
| 5.4 控制链路验证 | 第69-70页 |
| 5.5 串行通讯模块测试结果 | 第70-71页 |
| 5.6 本章小结 | 第71-72页 |
| 结论 | 第72-74页 |
| 参考文献 | 第74-77页 |
| 致谢 | 第77-78页 |
| 附录 A 攻读学位期间所发表的学术论文 | 第78-79页 |
| 附录 B 阅读器数字基带顶层 RTL 结构 | 第79页 |
