扩频通信在人防警报系统中的应用研究
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 课题研究背景及意义 | 第11-12页 |
| 1.2 国内外相关技术的发展现状 | 第12-14页 |
| 1.2.1 国内外人防警报系统现状 | 第12-13页 |
| 1.2.2 当前人防警报系统的信道特性 | 第13-14页 |
| 1.3 扩频通信的概念及应用 | 第14-15页 |
| 1.3.1 扩频通信简述 | 第14-15页 |
| 1.3.2 扩频通信在人防警报通信系统的应用优势 | 第15页 |
| 1.4 论文的设计目的及主要研究内容 | 第15-17页 |
| 第2章 扩频通信基本原理 | 第17-24页 |
| 2.1 扩频原理概述 | 第17页 |
| 2.2 直接序列扩频系统 | 第17-19页 |
| 2.3 伪随机编码理论 | 第19-21页 |
| 2.3.1 m 序列 | 第19-20页 |
| 2.3.2 Gold序列 | 第20-21页 |
| 2.4 扩频系统技术指标 | 第21-22页 |
| 2.5 扩频通信的调制方式 | 第22-23页 |
| 2.6 本章小结 | 第23-24页 |
| 第3章 扩频警报系统方案 | 第24-38页 |
| 3.1 扩频通信的实现技术 | 第24-25页 |
| 3.2 警报系统整体方案 | 第25-26页 |
| 3.3 警报系统发射端和接收端的模块设计 | 第26-28页 |
| 3.3.1 警报发射端的模块设计 | 第26-27页 |
| 3.3.2 警报接收端的模块设计 | 第27-28页 |
| 3.4 成型滤波器方案 | 第28-29页 |
| 3.5 数控振荡器方案 | 第29-31页 |
| 3.6 数字上下变频方案 | 第31-32页 |
| 3.7 伪码同步方案 | 第32-34页 |
| 3.8 载波同步方案 | 第34-37页 |
| 3.9 本章小结 | 第37-38页 |
| 第4章 系统的FPGA实现 | 第38-56页 |
| 4.1 FPGA设计方法 | 第38-39页 |
| 4.2 系统开发环境介绍 | 第39-40页 |
| 4.2.1 软件开发工具 | 第39页 |
| 4.2.2 硬件描述语言 | 第39-40页 |
| 4.2.3 IP核 | 第40页 |
| 4.3 系统设计参数 | 第40-41页 |
| 4.4 发射子系统的软件设计 | 第41-48页 |
| 4.4.1 串并转换 | 第41页 |
| 4.4.2 差分编码 | 第41-42页 |
| 4.4.3 扩频模块的设计 | 第42-44页 |
| 4.4.4 成型滤波模块 | 第44-46页 |
| 4.4.5 NCO的实现 | 第46-48页 |
| 4.5 接收端软件设计 | 第48-55页 |
| 4.5.1 载波同步的设计 | 第48-51页 |
| 4.5.2 同步解扩单元设计 | 第51-55页 |
| 4.6 FPGA设计的基本原则 | 第55页 |
| 4.7 本章小结 | 第55-56页 |
| 第5章 通信模块的硬件设计 | 第56-63页 |
| 5.1 模块硬件功能结构 | 第56页 |
| 5.2 FPGA芯片 | 第56-57页 |
| 5.3 D/A设计 | 第57-58页 |
| 5.4 时钟电路设计 | 第58页 |
| 5.5 电源电路设计 | 第58-59页 |
| 5.6 存储电路的设计 | 第59-61页 |
| 5.6.1 Flash存储器设计 | 第59-60页 |
| 5.6.2 SRAM存储器设计 | 第60-61页 |
| 5.7 串行配置器件设计 | 第61-62页 |
| 5.8 本章小结 | 第62-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 攻读硕士期间发表的论文 | 第67-68页 |
| 致谢 | 第68页 |
