相控阵自跟踪系统信号处理平台硬件设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-14页 |
| 1.1 课题研究背景和意义 | 第11-12页 |
| 1.2 国内外发展现状 | 第12-13页 |
| 1.3 论文工作及内容安排 | 第13-14页 |
| 第二章 相控阵自跟踪系统功能与硬件方案设计 | 第14-46页 |
| 2.1 相控阵自跟踪系统的功能简介 | 第14-15页 |
| 2.2 信号处理流程 | 第15-17页 |
| 2.2.1 信号预处理过程 | 第15-16页 |
| 2.2.2 波束形成与中频输出 | 第16页 |
| 2.2.3 搜索捕获 | 第16页 |
| 2.2.4 跟踪过程 | 第16-17页 |
| 2.3 系统硬件平台方案及系统架构设计 | 第17-19页 |
| 2.4 ADC电路设计 | 第19-25页 |
| 2.4.1 ADC采样频率及分辨率选择 | 第19-21页 |
| 2.4.2 ADC芯片的选型 | 第21-22页 |
| 2.4.3 ADC硬件电路设计 | 第22-25页 |
| 2.5 DAC电路设计 | 第25-28页 |
| 2.5.1 DAC芯片选择 | 第25-26页 |
| 2.5.2 DAC电路设计 | 第26-28页 |
| 2.6 FPGA电路设计 | 第28-31页 |
| 2.6.1 FPGA芯片选型 | 第29-30页 |
| 2.6.2 FPGA电源及IO口设计 | 第30-31页 |
| 2.6.3 FPGA在线调试及配置电路设计 | 第31页 |
| 2.7 DSP电路设计 | 第31-37页 |
| 2.7.1 DSP芯片选型 | 第32页 |
| 2.7.2 DSP在线调试及BOOT方式选择设计 | 第32-34页 |
| 2.7.3 DSP程序固化电路设计 | 第34页 |
| 2.7.4 DDR2电路设计 | 第34-36页 |
| 2.7.5 uPP通信接口设计 | 第36-37页 |
| 2.8 系统时钟设计 | 第37-39页 |
| 2.8.1 时钟芯片选型 | 第37-38页 |
| 2.8.2 系统时钟电路设计 | 第38-39页 |
| 2.9 系统电源设计 | 第39-43页 |
| 2.9.1 系统各模块功耗分析 | 第40-42页 |
| 2.9.2 电源网络的设计 | 第42-43页 |
| 2.10 RS-485通信接口设计 | 第43-45页 |
| 2.11 本章小结 | 第45-46页 |
| 第三章 数字信号预处理的FPGA设计与实现 | 第46-63页 |
| 3.1 数据缓冲模块的设计与实现 | 第46-50页 |
| 3.2 去直流模块设计与实现 | 第50-52页 |
| 3.3 复信号产生模块设计与实现 | 第52-59页 |
| 3.3.1 复信号产生算法的分析比较 | 第52-54页 |
| 3.3.2 离散时间信号Hilbert变换 | 第54-57页 |
| 3.3.3 Hilbert变换的FPGA实现 | 第57-59页 |
| 3.4 通道误差校正模块设计与实现 | 第59-62页 |
| 3.5 本章小结 | 第62-63页 |
| 第四章 系统硬件平台测试 | 第63-80页 |
| 4.1 硬件系统及测试平台介绍 | 第63-65页 |
| 4.2 系统电源测试 | 第65-66页 |
| 4.3 系统时钟测试 | 第66-69页 |
| 4.3.1 时钟芯片的工作原理 | 第66-68页 |
| 4.3.2 各模块时钟信号测试 | 第68-69页 |
| 4.4 ADC电路测试 | 第69-71页 |
| 4.5 DAC电路测试 | 第71-73页 |
| 4.5.1 AD9788的工作原理 | 第71-72页 |
| 4.5.2 DA电路功能测试 | 第72-73页 |
| 4.6 通信接口测试 | 第73-77页 |
| 4.6.1 uPP通信接口测试 | 第73-77页 |
| 4.6.2 RS485通信接口测试 | 第77页 |
| 4.7 存储器测试 | 第77-79页 |
| 4.7.1 DDR2测试 | 第78页 |
| 4.7.2 NOR-Flash测试 | 第78-79页 |
| 4.8 本章小结 | 第79-80页 |
| 第五章 总结与展望 | 第80-82页 |
| 5.1 本文总结 | 第80页 |
| 5.2 今后工作的展望 | 第80-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-85页 |
| 攻硕期间取得的研究成果 | 第85-86页 |
