| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 信道编码的发展历程 | 第17-18页 |
| 1.2 多元LDPC码的发展历程 | 第18-20页 |
| 1.3 编码和调制的融合 | 第20-21页 |
| 1.4 论文安排 | 第21-23页 |
| 第二章 多元LDPC码及其编码调制原理 | 第23-43页 |
| 2.1 多元LDPC码概念 | 第23-29页 |
| 2.1.1 线性分组码 | 第23-27页 |
| 2.1.2 多元LDPC码的定义及表示方法 | 第27-29页 |
| 2.2 多元LDPC码的译码算法 | 第29-37页 |
| 2.2.1 多元LDPC码的和积译码算法 | 第29-31页 |
| 2.2.2 FFT-QSPA算法 | 第31-34页 |
| 2.2.3 扩展最小和译码算法（Extended Min-Sum, EMS） | 第34-36页 |
| 2.2.4 多元LDPC码的译码算法性能仿真 | 第36-37页 |
| 2.3 LDPC编码调制系统 | 第37-43页 |
| 2.3.1 编码调制 | 第37-39页 |
| 2.3.2 多元LDPC码的编码调制方案 | 第39-40页 |
| 2.3.3 多元LDPC码编码调制系统的性能仿真 | 第40-43页 |
| 第三章 基于可靠度的多元LDPC联合检测译码算法 | 第43-65页 |
| 3.1 基于可靠度的多元LDPC码译码算法 | 第43-51页 |
| 3.1.1 基于软可靠度的大数逻辑译码算法 | 第43-45页 |
| 3.1.2 基于比特可靠度的多元LDPC码译码算法 | 第45-49页 |
| 3.1.3 仿真结果与分析 | 第49-51页 |
| 3.2 基于比特可靠度的多元LDPC码联合检测译码算法A | 第51-59页 |
| 3.2.1 算法描述 | 第51-57页 |
| 3.2.2 性能仿真与分析 | 第57-58页 |
| 3.2.3 复杂度分析 | 第58-59页 |
| 3.3 基于比特可靠度的多元LDPC码联合检测译码算法B | 第59-65页 |
| 3.3.1 算法描述 | 第60-61页 |
| 3.3.2 性能仿真与分析 | 第61-63页 |
| 3.3.3 复杂度分析 | 第63-65页 |
| 第四章 基于比特可靠度的联合检测译码算法的硬件实现 | 第65-79页 |
| 4.1 基于比特可靠度的多元LDPC码联合解调译码器总体设计 | 第65-69页 |
| 4.1.1 多元LDPC码的校验矩阵结构 | 第65页 |
| 4.1.2 联合检测译码器整体架构 | 第65-67页 |
| 4.1.3 译码器的分层译码结构 | 第67-69页 |
| 4.2 功能模块设计 | 第69-77页 |
| 4.2.1 逻辑控制模块 | 第69页 |
| 4.2.2 接收序列模块 | 第69-71页 |
| 4.2.3 信号检测模块 | 第71-75页 |
| 4.2.4 CVN单元设计模块 | 第75-77页 |
| 4.2.5 信号输出模块 | 第77页 |
| 4.3 有限域的运算 | 第77-79页 |
| 第五章 总结与展望 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 致谢 | 第85-87页 |
| 作者简介 | 第87-88页 |
