| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章:绪论 | 第7-14页 |
| 1.1 信息安全产品需求的发展 | 第7-8页 |
| 1.2 密码学概述 | 第8-12页 |
| 1.3 低功耗专用指令集处理器的技术优势 | 第12-13页 |
| 1.4 本论文主要工作及章节安排 | 第13-14页 |
| 第二章:应用于信息安全的主流密码算法 | 第14-31页 |
| 2.2 典型对称密码算法研究与实现方法优化 | 第14-26页 |
| 2.2.1 对称密码算法原理 | 第14-16页 |
| 2.2.2 AES算法 | 第16-23页 |
| 2.2.3 SMS4算法 | 第23-26页 |
| 2.3 典型公钥密码算法原理 | 第26-28页 |
| 2.3.1 公开密钥密码算法原理 | 第26-27页 |
| 2.3.2 RSA算法 | 第27-28页 |
| 2.4 典型散列算法原理 | 第28-31页 |
| 第三章:密码算法硬件加速单元的VLSI设计 | 第31-45页 |
| 3.1 sRISC中的并行查找表模块设计 | 第31-37页 |
| 3.1.1 并行查找表在SMS4算法中的应用 | 第31-36页 |
| 3.1.2 并行查找表在AES算法中的应用 | 第36-37页 |
| 3.2 sRISC中的特殊算术逻辑单元设计 | 第37-40页 |
| 3.3 sRISC中的RSA/SHA复用加密单元模块设计 | 第40-45页 |
| 3.3.1 RSA硬件加密单元设计 | 第40-42页 |
| 3.3.2 SHA硬件加密单元设计 | 第42-43页 |
| 3.3.3 结构复用 | 第43-45页 |
| 第四章:sRISC专用指令集安全处理器架构 | 第45-61页 |
| 4.1 嵌入式处理器架构 | 第45-49页 |
| 4.1.1 嵌入式处理器简介 | 第45-46页 |
| 4.1.2 CISC与RISC指令集结构 | 第46-48页 |
| 4.1.3 冯诺依曼结构与哈佛结构 | 第48-49页 |
| 4.2 专用指令集处理器架构优势 | 第49-50页 |
| 4.3 sRISC处理器的总体架构 | 第50-54页 |
| 4.3.1 sRISC的流水线结构 | 第51-52页 |
| 4.3.2 前推机制的设计 | 第52-54页 |
| 4.4 sRISC处理器密码学专用指令集设计与拓展方法 | 第54-59页 |
| 4.4.1 sRISC指令集介绍 | 第54-57页 |
| 4.4.2 部分密码学专用指令示例 | 第57-59页 |
| 4.5 安全存储方案 | 第59-60页 |
| 4.6 sRISC处理器设计方法的拓展性 | 第60-61页 |
| 第五章:低功耗技术在专用指令集安全处理器中的应用 | 第61-67页 |
| 5.1 低功耗技术概述 | 第61页 |
| 5.2 低功耗技术应用层次 | 第61-63页 |
| 5.3 应用于专用指令集处理器的低功耗技术 | 第63-67页 |
| 5.3.1 冻结不使用的运算单元 | 第63-65页 |
| 5.3.2 旁路冗余运算 | 第65-67页 |
| 第六章:sRISC处理器功能验证、性能分析及ASIC实现 | 第67-73页 |
| 6.1 sRISC专用指令集安全处理器设计及调试验证流程 | 第67-70页 |
| 6.1.1 密码算法分析抽象与密码算法硬件加速单元设计实现 | 第67-68页 |
| 6.1.2 sRISC专用指令集安全处理器软硬件集成 | 第68-69页 |
| 6.1.3 FPGA验证 | 第69-70页 |
| 6.2 sRISC执行主流密码算法的性能分析比较 | 第70-73页 |
| 6.2.1 RSA性能分析比较 | 第70-71页 |
| 6.2.2 SHA-1性能分析比较 | 第71页 |
| 6.2.3 AES、SMS4性能分析比较 | 第71-73页 |
| 第七章:总结与展望 | 第73-76页 |
| 参考文献 | 第76-79页 |
| 硕士学习期间录用和发表的学术论文 | 第79-80页 |
| 致谢 | 第80-81页 |
