| 摘要 | 第5-7页 |
| ABSTRACT | 第7-9页 |
| 第一章 绪论 | 第12-26页 |
| 1.1 电力电子系统与技术 | 第12-13页 |
| 1.2 功率半导体器件 | 第13-15页 |
| 1.3 电荷平衡原理和技术 | 第15-21页 |
| 1.4 电荷平衡耐压层的制造工艺 | 第21-22页 |
| 1.5 本文中使用的一些其他技术 | 第22-24页 |
| 1.6 本论文的主要研究工作 | 第24-26页 |
| 第二章 纵向变化掺杂超结结构的优化设计 | 第26-42页 |
| 2.1 研究背景 | 第26-27页 |
| 2.2 电场分布的近似模型及验证 | 第27-34页 |
| 2.2.1 基于电荷叠加原理的模型分解 | 第27-29页 |
| 2.2.2 电场模型的求解 | 第29-32页 |
| 2.2.3 电场模型的验证 | 第32-34页 |
| 2.3 优化结果及讨论 | 第34-39页 |
| 2.3.1 优化策略及参数 | 第34-37页 |
| 2.3.2 比导通电阻与击穿电压折衷关系的优化结果 | 第37-39页 |
| 2.4 基于工艺仿真的应用研究 | 第39-41页 |
| 2.5 本章小结 | 第41-42页 |
| 第三章 新型电荷补偿型LDMOS的研究 | 第42-61页 |
| 3.1 衬底辅助耗尽效应分析 | 第42-46页 |
| 3.2 使用深漏端扩散区和场板技术的新型电荷补偿型LDMOS | 第46-57页 |
| 3.2.1 新型电荷补偿型LDMOS的结构介绍及原理分析 | 第46-50页 |
| 3.2.2 新型电荷补偿型LDMOS的优化设计 | 第50-54页 |
| 3.2.3 新型电荷补偿型LDMOS的优化结果 | 第54-56页 |
| 3.2.4 新型电荷补偿型LDMOS的开关特性分析 | 第56-57页 |
| 3.3 新型电荷补偿型LDMOS的制造工艺分析 | 第57-60页 |
| 3.3.1 工艺流程 | 第57页 |
| 3.3.2 高温推结对杂质浓度分布的影响 | 第57-60页 |
| 3.4 本章小结 | 第60-61页 |
| 第四章 800 V智能功率集成电路工艺平台的研究 | 第61-84页 |
| 4.1 研究背景 | 第61-62页 |
| 4.2 工艺流程设计 | 第62-71页 |
| 4.2.1 工艺平台结构 | 第62页 |
| 4.2.2 工艺流程设计 | 第62-67页 |
| 4.2.3 优化横向变掺杂结构各层剂量设计 | 第67-69页 |
| 4.2.4 掺杂分布提取 | 第69-71页 |
| 4.3 实验结果 | 第71-83页 |
| 4.3.1 高压功率器件测试结果 | 第72-75页 |
| 4.3.2 中低压CMOS器件测试结果 | 第75-78页 |
| 4.3.3 特殊器件测试结果 | 第78-80页 |
| 4.3.4 其余低压器件测试结果 | 第80-82页 |
| 4.3.5 芯片应用 | 第82-83页 |
| 4.4 本章小结 | 第83-84页 |
| 第五章 1700 V高速IGBT集成工艺平台的研究 | 第84-101页 |
| 5.1 高速IGBT简介 | 第84-85页 |
| 5.2 工艺流程设计 | 第85-94页 |
| 5.2.1 工艺难点及解决方案 | 第85-86页 |
| 5.2.2 工艺平台结构 | 第86-87页 |
| 5.2.3 工艺流程和参数设计 | 第87-94页 |
| 5.3 实验结果 | 第94-98页 |
| 5.3.1 高压IGBT器件测试结果 | 第94-97页 |
| 5.3.2 低压CMOS器件测试结果 | 第97-98页 |
| 5.4 芯片封装 | 第98-99页 |
| 5.5 本章小结 | 第99-101页 |
| 第六章 全文总结与展望 | 第101-103页 |
| 6.1 全文总结 | 第101-102页 |
| 6.2 后续工作展望 | 第102-103页 |
| 致谢 | 第103-104页 |
| 参考文献 | 第104-112页 |
| 附录一 VVD-SJ结构优化设计的MATLAB计算程序 | 第112-115页 |
| 附录二 800 V智能功率集成电路工艺低压CMOS器件模型参数 | 第115-119页 |
| 附录三 1700 V高速IGBT集成工艺低压CMOS器件模型参数 | 第119-122页 |
| 攻读博士学位期间取得的成果 | 第122-123页 |
