| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 目录 | 第6-8页 |
| 1 绪论 | 第8-13页 |
| 1.1 引言 | 第8-9页 |
| 1.2 国内外研究现状与发展 | 第9-11页 |
| 1.2.1 误码率测试系统的国内外研究现状 | 第9-10页 |
| 1.2.2 误码率测试系统的发展趋势 | 第10-11页 |
| 1.3 课题的研究内容 | 第11页 |
| 1.4 论文结构 | 第11-12页 |
| 1.5 本章小结 | 第12-13页 |
| 2 误码率测试系统的技术现状 | 第13-16页 |
| 2.1 引言 | 第13页 |
| 2.2 误码率测试模型 | 第13-15页 |
| 2.2.1 现场测试模型 | 第13-14页 |
| 2.2.2 实验室测试模型 | 第14-15页 |
| 2.3 本章小结 | 第15-16页 |
| 3 系统方案论证 | 第16-24页 |
| 3.1 引言 | 第16页 |
| 3.2 测试码生成单元 | 第16-18页 |
| 3.3 伪随机序列(PRBS)的产生及性质 | 第18-21页 |
| 3.4 误码测试单元 | 第21-22页 |
| 3.5 计数显示单元 | 第22-23页 |
| 3.6 本章小结 | 第23-24页 |
| 4 误码率测试系统的需求分析 | 第24-29页 |
| 4.1 引言 | 第24页 |
| 4.2 系统方框图 | 第24页 |
| 4.3 伪随机序列(PRBS)的选择 | 第24-26页 |
| 4.4 计数器的选择 | 第26-27页 |
| 4.5 仿真软件的选择 | 第27-28页 |
| 4.6 本章小结 | 第28-29页 |
| 5 误码率测试系统的电路设计 | 第29-41页 |
| 5.1 引言 | 第29页 |
| 5.2 误码测试原理 | 第29-30页 |
| 5.3 Proteus软件简介 | 第30-34页 |
| 5.3.1 Proteus ISIS | 第30-34页 |
| 5.3.2 Proteus ARES | 第34页 |
| 5.4 PCB简介 | 第34-35页 |
| 5.5 伪随机序列电路图的设计及其布线 | 第35页 |
| 5.6 误码率测试系统电路图的设计及PCB的制作 | 第35-40页 |
| 5.6.1 电路图的捕获 | 第35-38页 |
| 5.6.2 电路图的布线 | 第38-39页 |
| 5.6.3 PCB板的构建 | 第39-40页 |
| 5.7 无线通信链路 | 第40页 |
| 5.8 本章小结 | 第40-41页 |
| 6 误码率测试系统的测试结果及其讨论 | 第41-50页 |
| 6.1 引言 | 第41页 |
| 6.2 软件仿真测试结果 | 第41-47页 |
| 6.2.1 伪随机序列输出信号的仿真测试结果 | 第41-42页 |
| 6.2.2 无锁存器的伪随机序列的可变延时的仿真测试结果 | 第42-44页 |
| 6.2.3 带锁存器的伪随机序列的仿真测试结果 | 第44-47页 |
| 6.3 硬件实验测试结果 | 第47-48页 |
| 6.4 数据分析 | 第48-49页 |
| 6.5 本章小结 | 第49-50页 |
| 7 全文总结与展望 | 第50-51页 |
| 7.1 全文总结 | 第50页 |
| 7.2 工作意义与展望 | 第50-51页 |
| 参考文献 | 第51-54页 |
| 硕士期间发表的论文与科研情况 | 第54-55页 |
| 致谢 | 第55页 |