| 摘要 | 第4-6页 |
| ABSTRACT | 第6-8页 |
| 第一章 绪论 | 第11-13页 |
| 1.1 研究背景与意义 | 第11页 |
| 1.2 本文的结构安排 | 第11-13页 |
| 第二章 混合视频编码框架 | 第13-31页 |
| 2.1 混合视频编码框架 | 第13-24页 |
| 2.1.1 H.261标准 | 第13-24页 |
| 2.1.2 H.261标准中的变换编码 | 第24页 |
| 2.1.3 H.261标准中的量化 | 第24页 |
| 2.2 H.264/AVC标准中的变换编码 | 第24-29页 |
| 2.2.1 H.264/AVC标准中的4x4整数DCT变换 | 第24-26页 |
| 2.2.2 H.264/AVC标准中的量化 | 第26-28页 |
| 2.2.3 H.264/AVC标准中的8x8整数DCT变换 | 第28-29页 |
| 2.3 HEVC标准的变换编码 | 第29页 |
| 2.4 本章小结 | 第29-31页 |
| 第三章 预测模式相关方向性DCT变换 | 第31-45页 |
| 3.1 HEVC标准综述 | 第31-37页 |
| 3.1.1 HEVC发展现状 | 第31页 |
| 3.1.2 HEVC关键技术 | 第31-35页 |
| 3.1.3 HEVC性能概述 | 第35-37页 |
| 3.2 HEVC标准化进程中变换编码的相关进展 | 第37-39页 |
| 3.2.1 大尺寸整数DCT变换 | 第38页 |
| 3.2.2 非方形变换NSQT | 第38页 |
| 3.2.3 正交预测模式相关变换OMDDT | 第38-39页 |
| 3.2.4 模式相关方向性变换MDDT | 第39页 |
| 3.2.5 多模型KLT变换 | 第39页 |
| 3.3 预测模式相关方向性DCT变换 | 第39-44页 |
| 3.3.1 预测模式相关方向性DCT算法描述 | 第40-42页 |
| 3.3.2 仿真结果 | 第42-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第四章 正交性改进整数DCT变换与规范性补偿 | 第45-54页 |
| 4.1 HEVC标准中的变换与量化 | 第45-47页 |
| 4.2 整数DCT变换矩阵推导 | 第47-48页 |
| 4.3 整数变换矩阵的正交性与规范性模型 | 第48-52页 |
| 4.3.1 HEVC整数DCT变换矩阵的正交性 | 第49页 |
| 4.3.2 整数DCT变换矩阵的正交性与规范性代价函数 | 第49-50页 |
| 4.3.3 新整数DCT变换矩阵的正交性验证 | 第50-51页 |
| 4.3.4 整数DCT变换矩阵的规范性补偿 | 第51-52页 |
| 4.3 基于HM的测试结果 | 第52-53页 |
| 4.3.1 测试配置与测试结果 | 第52-53页 |
| 4.4 本章小结 | 第53-54页 |
| 第五章 基于X86多媒体SIMD指令的加速 | 第54-72页 |
| 5.1 HEVC复杂度分析 | 第54-55页 |
| 5.2 Intel x86 SIMD编程基础 | 第55-61页 |
| 5.2.1 Intel CPU架构 | 第55-56页 |
| 5.2.2 Intel 32位CPU的寄存器架构 | 第56-57页 |
| 5.2.3 Intel 32位CPU中SIMD指令集 | 第57-60页 |
| 5.2.4 SSE编程模型 | 第60-61页 |
| 5.3 基于SIMD的SAD、DCT加速实现 | 第61-71页 |
| 5.3.1 HEVC标准中SAD流程分析与汇编实现 | 第61-64页 |
| 5.3.2 HEVC标准中DCT流程分析与汇编实现 | 第64-71页 |
| 5.4 本章小结 | 第71-72页 |
| 第六章 结束语 | 第72-74页 |
| 6.1 全文工作总结 | 第72-73页 |
| 6.2 下一步的工作 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 致谢 | 第77-78页 |
| 攻读硕士学位期间发表的论文目录 | 第78页 |
