24位48KSPS多位量化∑-Δ ADC的设计
| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第1章 绪论 | 第7-13页 |
| 1.1 课题背景及研究的目的和意义 | 第7页 |
| 1.2 Σ-Δ ADC发展概况 | 第7-12页 |
| 1.2.1 Σ-Δ ADC的发展 | 第7-9页 |
| 1.2.2 Σ-Δ ADC的研究现状 | 第9-10页 |
| 1.2.3 高精度 Σ-Δ ADC的实现结构介绍 | 第10-12页 |
| 1.3 主要研究内容 | 第12-13页 |
| 第2章 Σ-Δ ADC的原理 | 第13-21页 |
| 2.1 Σ-Δ ADC工作原理 | 第13-18页 |
| 2.1.1 过采样技术 | 第13-14页 |
| 2.1.2 噪声整形技术 | 第14-16页 |
| 2.1.3 Σ-Δ ADC原理 | 第16-18页 |
| 2.2 ADC性能指标 | 第18-20页 |
| 2.3 本章小结 | 第20-21页 |
| 第3章 多位量化 Σ-Δ 调制器行为级仿真 | 第21-37页 |
| 3.1 调制器传递函数设计与架构选择 | 第21-26页 |
| 3.2 调制器的非理想特性 | 第26-32页 |
| 3.2.1 放大器的有限直流增益 | 第26-27页 |
| 3.2.2 放大器的有限带宽和摆率 | 第27-29页 |
| 3.2.3 放大器的非线性直流增益 | 第29页 |
| 3.2.4 KT/C噪声 | 第29-30页 |
| 3.2.5 开关的非理想特性 | 第30-31页 |
| 3.2.6 反馈DAC的非线性 | 第31页 |
| 3.2.7 系统稳定性 | 第31-32页 |
| 3.3 调制器行为级仿真及分析 | 第32-36页 |
| 3.4 本章小结 | 第36-37页 |
| 第4章 多位量化 Σ-Δ 调制器电路级设计 | 第37-52页 |
| 4.1 电容和开关 | 第37页 |
| 4.2 放大器设计 | 第37-41页 |
| 4.3 系统时钟设计 | 第41-43页 |
| 4.4 量化器设计 | 第43-44页 |
| 4.5 DWA设计 | 第44-48页 |
| 4.6 调制器电路级仿真及分析 | 第48-49页 |
| 4.7 调制器版图设计 | 第49-51页 |
| 4.8 本章小结 | 第51-52页 |
| 第5章 数字降采样滤波器设计 | 第52-60页 |
| 5.1 数字降采样滤波器概述 | 第52页 |
| 5.2 数字滤波器整体结构 | 第52-53页 |
| 5.3 CIC滤波器的设计与实现 | 第53-56页 |
| 5.4 CIC滤波器仿真及分析 | 第56-58页 |
| 5.5 CIC滤波器和整体版图设计 | 第58-59页 |
| 5.6 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第65-67页 |
| 致谢 | 第67页 |
