| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-16页 |
| 1.1 研究背景 | 第8-10页 |
| 1.1.1 雷达应用及现有实现方案简介 | 第8-9页 |
| 1.1.2 可重构计算概述 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 论文研究内容及意义 | 第12-13页 |
| 1.4 论文组织结构 | 第13-16页 |
| 第二章 雷达算法概述及核心算子存储实现方案概述 | 第16-26页 |
| 2.1 雷达信号处理过程及关键技术 | 第16-18页 |
| 2.2 雷达核心算子原理及算子结构介绍 | 第18-22页 |
| 2.2.1 FFT | 第18-19页 |
| 2.2.2 FIR | 第19-20页 |
| 2.2.3 矩阵求逆 | 第20-22页 |
| 2.3 雷达核心算子存储方案综述 | 第22-24页 |
| 2.4 本章小结 | 第24-26页 |
| 第二章 雷达核心算子数据访存特性分析及数据存储子系统设计 | 第26-40页 |
| 3.1 雷达核心算子数据访存特性分析 | 第26-33页 |
| 3.1.1 数据访问的并行性特征 | 第26-30页 |
| 3.1.2 一维规整跳步的数据访存特征 | 第30-33页 |
| 3.2 面向雷达核心算子的相粒度可重构系统 | 第33-36页 |
| 3.2.1 可重构系统的基本结构 | 第33-34页 |
| 3.2.2 可重构处理器基本结构及工作机制 | 第34-36页 |
| 3.3 可重构数据存储子系统研究 | 第36-39页 |
| 3.3.1 数据存储子系统的基本结构 | 第36-37页 |
| 3.3.2 数据通路子系统 | 第37-38页 |
| 3.3.3 数据存储子系统存在的问题 | 第38-39页 |
| 3.4 本章小结 | 第39-40页 |
| 第四章 粗粒度可重构处理器片上数据缓存管理机制 | 第40-56页 |
| 4.1 多存储体集成的存储结构 | 第40-42页 |
| 4.1.1 常见多存储体集成的存储结构分析 | 第40-41页 |
| 4.1.2 面向多个可重构阵列的并行存储结构 | 第41-42页 |
| 4.2 基于多存储体的线性步长可变的数据缓存策略 | 第42-47页 |
| 4.2.1 工作机制 | 第42-45页 |
| 4.2.2 地址计算单元 | 第45-47页 |
| 4.3 雷达核心算子的存储映射分析 | 第47-54页 |
| 4.4 本章小结 | 第54-56页 |
| 第五章 可重构处理器中数据管理优化方案的验证与分析 | 第56-66页 |
| 5.1 验证环境与实验结果及分析 | 第56-61页 |
| 5.1.1 验证环境 | 第56-58页 |
| 5.1.2 实验结果及分析 | 第58-61页 |
| 5.2 不同片上数据缓存管理机制数据存取性能对比 | 第61-62页 |
| 5.3 可重构处理器RASP整体验证结果对比 | 第62-64页 |
| 5.4 本章小结 | 第64-66页 |
| 第六章 总结与展望 | 第66-68页 |
| 6.1 总结 | 第66页 |
| 6.2 展望 | 第66-68页 |
| 致谢 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 作者简介 | 第74页 |