宽带数字解调系统中同步技术的研究及实现
摘要 | 第3-4页 |
Abstract | 第4-5页 |
注释表 | 第12-13页 |
第1章 绪论 | 第13-18页 |
1.1 研究背景 | 第13-14页 |
1.2 同步技术研究现状 | 第14-16页 |
1.3 论文研究目的与意义 | 第16页 |
1.4 论文结构安排 | 第16-17页 |
1.5 本章小结 | 第17-18页 |
第2章 同步技术及其相关理论 | 第18-34页 |
2.1 同步技术简介 | 第18页 |
2.2 锁相环路的数字化模型 | 第18-24页 |
2.2.1 数字鉴相器 | 第19-20页 |
2.2.2 数字环路滤波器 | 第20-21页 |
2.2.3 数字压控振荡器 | 第21-22页 |
2.2.4 数字环路的动态方程 | 第22-24页 |
2.3 载波同步的原理 | 第24-29页 |
2.3.1 平方环工作原理 | 第24-25页 |
2.3.2 同向正交环工作原理 | 第25-27页 |
2.3.3 判决反馈环工作原理 | 第27-29页 |
2.3.4 载波同步方案的选择 | 第29页 |
2.4 位同步的原理 | 第29-33页 |
2.4.1 位同步简介 | 第29-30页 |
2.4.2 基于添扣脉冲的位同步法 | 第30-32页 |
2.4.3 基于内插的位同步法 | 第32-33页 |
2.4.4 位同步的方案选择 | 第33页 |
2.5 本章小结 | 第33-34页 |
第3章 频谱监测接收机中同步系统的设计 | 第34-50页 |
3.1 同步系统整体设计 | 第34页 |
3.2 控制器模块的设计 | 第34-36页 |
3.3 改进的载波同步模块设计 | 第36-41页 |
3.3.1 改进的载波同步结构 | 第36-37页 |
3.3.2 数控振荡器设计 | 第37-38页 |
3.3.3 鉴相器设计 | 第38-39页 |
3.3.4 环路滤波器设计 | 第39-40页 |
3.3.5 载波同步环的仿真 | 第40-41页 |
3.4 位同步模块的设计 | 第41-48页 |
3.4.1 插值滤波器的设计 | 第42-45页 |
3.4.2 定时误差检测器的设计 | 第45-46页 |
3.4.3 内插控制器的设计 | 第46-47页 |
3.4.4 位同步的MATLAB仿真 | 第47-48页 |
3.5 本章小结 | 第48-50页 |
第4章 频谱监测接收机中同步系统的FPGA实现 | 第50-70页 |
4.1 同步系统总体框图 | 第50-51页 |
4.2 上位机控制器的实现 | 第51-52页 |
4.3 载波同步模块的实现 | 第52-61页 |
4.3.1 数控振荡器的实现 | 第53-54页 |
4.3.2 鉴相器模块的实现 | 第54-55页 |
4.3.3 环路滤波器的实现 | 第55-57页 |
4.3.4 载波同步模块的功能验证 | 第57-60页 |
4.3.5 载波同步环的性能分析 | 第60-61页 |
4.4 位同步模块实现 | 第61-67页 |
4.4.1 插值滤波器模块的实现 | 第61-63页 |
4.4.2 定时误差检测模块的实现 | 第63-64页 |
4.4.3 内插控制器模块的实现 | 第64-65页 |
4.4.4 位同步的实现及分析 | 第65-67页 |
4.5 同步系统的整体分析 | 第67-69页 |
4.5.1 同步系统的测试结果 | 第67-68页 |
4.5.2 同步系统总结 | 第68-69页 |
4.6 本章小结 | 第69-70页 |
第5章 频谱监测接收机中同步系统的测试 | 第70-81页 |
5.1 接收机系统概述 | 第70-72页 |
5.1.1 接收机系统简介 | 第70页 |
5.1.2 数字处理模块 | 第70-72页 |
5.2 系统测试 | 第72-75页 |
5.2.1 平台搭建 | 第72-73页 |
5.2.2 参数配置 | 第73-75页 |
5.2.3 测试步骤 | 第75页 |
5.3 测试结果及分析 | 第75-80页 |
5.4 本章小结 | 第80-81页 |
第6章 总结与展望 | 第81-83页 |
6.1 总结 | 第81-82页 |
6.2 展望 | 第82-83页 |
参考文献 | 第83-86页 |
附录A EVM测量原理 | 第86-88页 |
致谢 | 第88-89页 |
攻读硕士学位期间从事的科研工作及取得的成果 | 第89页 |