| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第1章 绪论 | 第9-12页 |
| 1.1 研究背景及意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 本文的研究内容及结构 | 第11-12页 |
| 第2章 Sigma-Delta调制器原理 | 第12-33页 |
| 2.1 模数转换器的基本原理 | 第12-21页 |
| 2.1.1 采样 | 第12-13页 |
| 2.1.2 量化 | 第13-15页 |
| 2.1.3 ADC的分类 | 第15-18页 |
| 2.1.4 ADC的性能指标 | 第18-21页 |
| 2.2 Sigma-delta调制器的关键技术 | 第21-24页 |
| 2.2.1 过采样 | 第21-22页 |
| 2.2.2 噪声整形 | 第22-23页 |
| 2.2.3 斩波技术 | 第23-24页 |
| 2.3 Sigma-delta调制器常见的拓扑结构 | 第24-32页 |
| 2.3.1 单环1位量化Sigma-delta调制器 | 第25-29页 |
| 2.3.2 级联Sigma-delta调制器 | 第29-31页 |
| 2.3.3 一位量化与多位量化 | 第31-32页 |
| 2.4 本章小结 | 第32-33页 |
| 第3章 Sigma-delta调制器系统设计及建模 | 第33-53页 |
| 3.1 Sigma-delta调制器理想模型设计 | 第33-40页 |
| 3.1.1 16 bit Σ-Δ调制器结构选择 | 第33-38页 |
| 3.1.2 理想模型建模及系统参数确定 | 第38-40页 |
| 3.2 非理想因素的分析及建模 | 第40-52页 |
| 3.2.1 电容失配的影响 | 第40-41页 |
| 3.2.2 开关的非理想性 | 第41-43页 |
| 3.2.3 运放的非理想特性 | 第43-47页 |
| 3.2.4 其它非理想因素的影响 | 第47-51页 |
| 3.2.5 非理想因素综合影响 | 第51-52页 |
| 3.3 本章小结 | 第52-53页 |
| 第4章 调制器的电路设计 | 第53-72页 |
| 4.1 双采样开关电容积分器的设计 | 第54-64页 |
| 4.1.1 带斩波稳定的第一级积分器 | 第54-63页 |
| 4.1.2 第二级积分器 | 第63-64页 |
| 4.2 前馈求和比较器 | 第64-66页 |
| 4.3 时钟产生电路的实现 | 第66-69页 |
| 4.3.1 主体时序产生电路 | 第66-67页 |
| 4.3.2 斩波频率产生电路 | 第67页 |
| 4.3.3 比较器触发时序电路 | 第67-68页 |
| 4.3.4 调制器时序驱动电路 | 第68-69页 |
| 4.4 版图设计及后仿 | 第69-71页 |
| 4.5 本章小结 | 第71-72页 |
| 第5章 总结与展望 | 第72-73页 |
| 5.1 总结 | 第72页 |
| 5.2 展望 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 致谢 | 第76-77页 |
| 附录A 个人简历 | 第77-78页 |
| 附录B 在校期间发表的学术论文及研究成果 | 第78页 |
