探鱼声纳接收采集系统设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 论文研究背景及意义 | 第9页 |
| 1.2 探鱼声纳的国内外发展及现状 | 第9-11页 |
| 1.3 探鱼声纳系统工作原理 | 第11-13页 |
| 1.3.1 单波束探鱼声纳工作原理 | 第11-12页 |
| 1.3.2 多波束探鱼声纳工作原理 | 第12-13页 |
| 1.4 论文主要工作内容 | 第13-15页 |
| 第2章 探鱼声纳接收系统设计 | 第15-32页 |
| 2.1 探鱼声纳系统总体结构 | 第15-16页 |
| 2.2 接收系统方案设计 | 第16-17页 |
| 2.2.1 接收系统指标 | 第16页 |
| 2.2.2 接收系统结构设计 | 第16-17页 |
| 2.3 低噪声设计 | 第17-21页 |
| 2.3.1 噪声源分类 | 第18-19页 |
| 2.3.2 接收系统低噪声设计 | 第19-21页 |
| 2.4 可控增益放大电路设计 | 第21-24页 |
| 2.4.1 可控增益放大器芯片选取 | 第21页 |
| 2.4.2 AD8336简介 | 第21-23页 |
| 2.4.3 可控增益电路结构设计 | 第23-24页 |
| 2.5 带通滤波器设计 | 第24-29页 |
| 2.5.1 模拟滤波器概述 | 第24-25页 |
| 2.5.2 带通滤波电路的选择 | 第25-28页 |
| 2.5.3 带通滤波电路结构设计 | 第28-29页 |
| 2.6 电压跟随器电路设计 | 第29-30页 |
| 2.7 接收系统电源滤波设计 | 第30页 |
| 2.8 本章小结 | 第30-32页 |
| 第3章 采集系统硬件电路设计 | 第32-44页 |
| 3.1 采集系统方案设计 | 第32页 |
| 3.2 FPGA模块设计 | 第32-36页 |
| 3.2.1 FPGA简介 | 第32-33页 |
| 3.2.2 FPGA最小系统硬件设计 | 第33-36页 |
| 3.3 A/D模数转换电路设计 | 第36-40页 |
| 3.3.1 带通采样频率的选取 | 第36-39页 |
| 3.3.2 A/D电路结构设计 | 第39-40页 |
| 3.4 D/A数模转换电路设计 | 第40-42页 |
| 3.4.1 TVG曲线 | 第40-41页 |
| 3.4.2 D/A电路结构设计 | 第41-42页 |
| 3.5 网口传输电路设计 | 第42-43页 |
| 3.6 本章小结 | 第43-44页 |
| 第4章 基于SOPC系统的软硬件开发 | 第44-57页 |
| 4.1 SOPC技术与NIOS内核 | 第44-46页 |
| 4.1.1 SOPC技术与结构设计 | 第44-45页 |
| 4.1.2 NIOS内核简介 | 第45-46页 |
| 4.2 SOPC系统平台的构建 | 第46-52页 |
| 4.2.1 外设的自定义设计 | 第46-47页 |
| 4.2.2 A/D数据采集模块的构建 | 第47-48页 |
| 4.2.3 D/A模数转换模块的构建 | 第48-50页 |
| 4.2.4 网口通信模块的构建 | 第50-52页 |
| 4.2.5 SOPC整体结构构建 | 第52页 |
| 4.3 基于NIOSⅡ的软件设计 | 第52-56页 |
| 4.3.1 初始化设计 | 第53-54页 |
| 4.3.2 采集与控制流程设计 | 第54-56页 |
| 4.4 本章小结 | 第56-57页 |
| 第5章 系统调试与验证 | 第57-65页 |
| 5.1 系统调试 | 第57-61页 |
| 5.1.1 接收系统调试 | 第57-59页 |
| 5.1.2 采集系统调试 | 第59-61页 |
| 5.2 水池实验验证 | 第61-62页 |
| 5.3 松花湖外场实验验证 | 第62-64页 |
| 5.4 本章小节 | 第64-65页 |
| 结论 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第69-70页 |
| 致谢 | 第70-71页 |
| 附录 | 第71-72页 |
