| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 1 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 课题研究内容和文章组织结构 | 第12-14页 |
| 2 存储相关协议与技术的分析研究 | 第14-26页 |
| 2.1 固态存储器简介 | 第14页 |
| 2.2 固态存储器接口 | 第14-16页 |
| 2.2.1 SATA3接口 | 第15页 |
| 2.2.2 U.2接口 | 第15页 |
| 2.2.3 M.2接口 | 第15页 |
| 2.2.4 PCIe接口 | 第15-16页 |
| 2.3 存储协议概述与分析 | 第16-23页 |
| 2.3.1 NVMe协议简介 | 第16-22页 |
| 2.3.2 NVMe协议优势 | 第22-23页 |
| 2.4 RAID 0简介 | 第23-24页 |
| 2.5 FPGA、SOPC现状 | 第24-25页 |
| 2.6 本章小结 | 第25-26页 |
| 3 存储控制器及相关系统体系结构 | 第26-45页 |
| 3.1 嵌入式存储系统架构 | 第26-27页 |
| 3.2 存储模块FPGA及外围电路设计 | 第27-35页 |
| 3.2.1 时钟接口电路 | 第29-30页 |
| 3.2.2 存储接口电路 | 第30-35页 |
| 3.3 存储模块功耗估计 | 第35-38页 |
| 3.3.1 FPGA功耗估计 | 第35-37页 |
| 3.3.2 其他芯片功耗估计 | 第37页 |
| 3.3.3 整体功耗 | 第37-38页 |
| 3.4 存储模块电源电路设计 | 第38-43页 |
| 3.4.1 电源完整性分析 | 第38-40页 |
| 3.4.2 电源方案实现 | 第40-42页 |
| 3.4.3 启动顺序控制 | 第42-43页 |
| 3.5 本章小结 | 第43-45页 |
| 4 FPGA逻辑研究与设计 | 第45-65页 |
| 4.1 存储模块FPGA逻辑设计 | 第45-55页 |
| 4.1.1 命令整合IP核 | 第47-48页 |
| 4.1.2 CDMA IP核 | 第48-52页 |
| 4.1.3 RAID 0命令解析IP核 | 第52-55页 |
| 4.2 SOPC控制模块逻辑设计 | 第55-59页 |
| 4.3 软硬件协同设计 | 第59-64页 |
| 4.3.1 SOPC控制模块与存储模块通信 | 第59-62页 |
| 4.3.2 MicroBlaze及硬盘管理命令处理 | 第62-64页 |
| 4.4 本章小结 | 第64-65页 |
| 5 实验结果测试与分析 | 第65-78页 |
| 5.1 存储系统硬件调试 | 第65-69页 |
| 5.1.1 存储模块硬件电路调试 | 第65-66页 |
| 5.1.2 背板GTH链路测试 | 第66-67页 |
| 5.1.3 SSD性能测试 | 第67-69页 |
| 5.2 系统正确性及速度测试 | 第69-77页 |
| 5.2.1 测试方案 | 第69页 |
| 5.2.2 命令整合IP核测试 | 第69-70页 |
| 5.2.3 CDMA IP核测试 | 第70-72页 |
| 5.2.4 RAID 0命令解析IP核 | 第72-73页 |
| 5.2.5 速度测试 | 第73-77页 |
| 5.3 本章小结 | 第77-78页 |
| 6 总结与展望 | 第78-80页 |
| 6.1 总结 | 第78页 |
| 6.2 展望 | 第78-80页 |
| 参考文献 | 第80-85页 |
| 作者简历 | 第85页 |