| 摘要 | 第5-7页 |
| ABSTRACT | 第7-9页 |
| 第1章 绪论 | 第16-27页 |
| 1.1 研究背景及意义 | 第16-19页 |
| 1.2 时间交织ADC的研究现状 | 第19-23页 |
| 1.3 时间交织ADC校准技术设计挑战 | 第23页 |
| 1.4 本文研究内容和贡献 | 第23-25页 |
| 1.5 论文结构 | 第25-27页 |
| 第2章 时间交织ADC原理及失配效应 | 第27-44页 |
| 2.1 基本原理 | 第27-29页 |
| 2.2 主要动态性能参数 | 第29-31页 |
| 2.3 失配效应分析 | 第31-40页 |
| 2.4 时间交织ADC失配效应仿真 | 第40-42页 |
| 2.5 本章小结 | 第42-44页 |
| 第3章 时间交织ADC校准技术概况 | 第44-53页 |
| 3.1 失调失配校准技术 | 第44-45页 |
| 3.2 增益失配校准技术 | 第45-47页 |
| 3.3 采样时间失配校准技术 | 第47-51页 |
| 3.4 本章小结 | 第51-53页 |
| 第4章 全数字盲自适应校准算法研究与设计 | 第53-103页 |
| 4.1 盲自适应算法原理 | 第53-55页 |
| 4.2 基于统计的自适应校准算法 | 第55-79页 |
| 4.3 基于信号调制的自适应校准算法 | 第79-101页 |
| 4.4 本章小结 | 第101-103页 |
| 第5章 时间交织流水线ADC关键电路研究与设计 | 第103-132页 |
| 5.1 流水线ADC的基本原理 | 第103-104页 |
| 5.2 流水线ADC的系统架构设计 | 第104-108页 |
| 5.3 流水线ADC关键参数设计 | 第108-113页 |
| 5.4 流水线ADC关键电路设计 | 第113-128页 |
| 5.5 12位100MS/s流水线ADC整体仿真 | 第128-131页 |
| 5.6 本章小结 | 第131-132页 |
| 第6章 实现与验证 | 第132-147页 |
| 6.1 子通道流水线ADC的版图设计及后仿真 | 第132-134页 |
| 6.2 时间交织ADC失配误差校准方案的FPGA验证 | 第134-142页 |
| 6.3 校准算法的ASIC设计 | 第142-146页 |
| 6.4 本章小结 | 第146-147页 |
| 第7章 总结与展望 | 第147-149页 |
| 7.1 论文工作总结 | 第147-148页 |
| 7.2 未来工作展望 | 第148-149页 |
| 参考文献 | 第149-159页 |
| 致谢 | 第159-160页 |
| 攻读博士学位期间主要成果和研究经历 | 第160-161页 |