| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 引言 | 第11-12页 |
| 1 绪论 | 第12-19页 |
| ·功耗 | 第12-15页 |
| ·能耗 | 第15-16页 |
| ·延时 | 第16页 |
| ·功耗延时积 | 第16-17页 |
| ·能耗延时积 | 第17页 |
| ·本文研究内容及安排 | 第17-19页 |
| 2 传统 CMOS 电路功耗减小技术 | 第19-26页 |
| ·充放电功耗减小技术 | 第19-23页 |
| ·电路结构和器件尺寸优化技术 | 第19-20页 |
| ·降低电源电压技术 | 第20-21页 |
| ·绝热电路 | 第21-22页 |
| ·门控时钟技术 | 第22页 |
| ·动态电压调节技术 | 第22-23页 |
| ·漏功耗减小技术 | 第23-25页 |
| ·双阈值技术 | 第23页 |
| ·沟道长度调制技术 | 第23-24页 |
| ·晶体管堆垛技术 | 第24页 |
| ·P 型逻辑 CMOS 技术 | 第24页 |
| ·功控休眠技术 | 第24-25页 |
| ·输入矢量控制技术 | 第25页 |
| ·可变阈值技术 | 第25页 |
| ·本章小节 | 第25-26页 |
| 3 传统 CMOS 触发器 | 第26-35页 |
| ·锁存器 | 第26页 |
| ·边沿触发器 | 第26-29页 |
| ·传输门逻辑 D 触发器 | 第26-27页 |
| ·钟控 CMOS 逻辑 D 触发器 | 第27-28页 |
| ·有比 CMOS 逻辑 D 触发器 | 第28-29页 |
| ·灵敏放大器型 D 触发器 | 第29-31页 |
| ·脉冲型触发器 | 第31-33页 |
| ·混合锁存型 D 触发器 | 第31-32页 |
| ·半动态型 D 触发器 | 第32-33页 |
| ·PAL-2N 触发器 | 第33-34页 |
| ·本章小节 | 第34-35页 |
| 4 基于近阈值的低漏功耗触发器设计及应用 | 第35-55页 |
| ·仿真平台和采用的设计工艺 | 第35-36页 |
| ·近阈值的低漏功耗触发器设计 | 第36-40页 |
| ·基于双阈值技术的传输门 D 触发器 | 第36-37页 |
| ·基于沟道长度调制技术的传输门 D 触发器 | 第37页 |
| ·无反馈双阈值传输门 D 触发器 | 第37-38页 |
| ·性能比较 | 第38-40页 |
| ·提出的功控有比 CMOS 逻辑 D 触发器 | 第40-45页 |
| ·电路结构和工作原理 | 第40-42页 |
| ·性能比较 | 第42-45页 |
| ·提出的脉冲型有比 CMOS 逻辑 D 触发器 | 第45-50页 |
| ·电路结构和工作原理 | 第45-46页 |
| ·性能比较 | 第46-50页 |
| ·时序电路的应用 | 第50-54页 |
| ·D 触发器在模 10 计数器的应用 | 第50-52页 |
| ·D 触发器在模 5 计数器的应用 | 第52-54页 |
| ·本章小节 | 第54-55页 |
| 5 触发器标准单元及时序电路的应用 | 第55-73页 |
| ·异步带置位、复位功能 D 触发器——SMIC130nm 标准单元 | 第55-56页 |
| ·异步带置位、复位功能的脉冲型 D 触发器标准单元的构建 | 第56-64页 |
| ·电路设计 | 第57-58页 |
| ·版图设计 | 第58-59页 |
| ·版图抽取 | 第59-60页 |
| ·单元表征 | 第60-64页 |
| ·基于标准单元的时序电路设计 | 第64-72页 |
| ·行为级代码 | 第66页 |
| ·电路综合 | 第66-69页 |
| ·门级网表 | 第69页 |
| ·自动布局布线 | 第69-72页 |
| ·本章小节 | 第72-73页 |
| 6 结论 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 附录A 各类触发器尺寸 | 第78-79页 |
| 附录B 8bit 序列信号发生电路Verilog 代码 | 第79-80页 |
| 附录C 8bit 序列信号发生电路门级代码 | 第80-81页 |
| 在学研究成果 | 第81-83页 |
| 致谢 | 第83页 |
