基于FPGA的图像预处理系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题背景及来源 | 第8-9页 |
| ·国内外发展现状 | 第9-10页 |
| ·图像预处理系统实现方案 | 第10-12页 |
| ·主要研究内容 | 第12-13页 |
| 第2章 图像预处理系统硬件设计 | 第13-25页 |
| ·系统硬件总体结构 | 第13页 |
| ·中央处理器 | 第13-14页 |
| ·视频解码 | 第14-18页 |
| ·视频信号组成及标准 | 第14-16页 |
| ·视频解码电路设计 | 第16-18页 |
| ·视频编码 | 第18-20页 |
| ·电视扫描原理 | 第18-19页 |
| ·视频编码电路设计 | 第19-20页 |
| ·SRAM存储控制 | 第20-21页 |
| ·电源 | 第21-22页 |
| ·PCB设计 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 图像预处理系统软件设计 | 第25-41页 |
| ·系统软件总体结构 | 第25页 |
| ·上电复位模块设计 | 第25-28页 |
| ·上电复位时序 | 第25-26页 |
| ·复位信号的产生 | 第26-28页 |
| ·异步FIFO模块设计 | 第28-29页 |
| ·I~2C接口模块设计 | 第29-33页 |
| ·I~2C总线概述 | 第29-30页 |
| ·I~2C总线数据传输协议 | 第30-31页 |
| ·模拟I~2C的Verilog HDL实现 | 第31-32页 |
| ·模拟I~2C程序状态机时序实现 | 第32-33页 |
| ·图像采集模块设计 | 第33-38页 |
| ·上电初始化 | 第34页 |
| ·图像数据流识别 | 第34-37页 |
| ·图像数据总线切换设计 | 第37-38页 |
| ·图像帧存控制模块设计 | 第38-39页 |
| ·图像显示模块设计 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 图像预处理算法及其在FPGA中的实现 | 第41-54页 |
| ·引言 | 第41-42页 |
| ·基于FPGA的中值滤波 | 第42-49页 |
| ·中值滤波概述及分析 | 第42-43页 |
| ·基于FPGA的3×3 窗口改进中值滤波算法 | 第43-47页 |
| ·基于FPGA的5×5 窗口改进中值滤波算法 | 第47-49页 |
| ·基于FPGA的模板卷积 | 第49-53页 |
| ·并行处理技术 | 第49-50页 |
| ·FPGA中模板卷积结构设计 | 第50页 |
| ·基于深度流水线的FPGA模板卷积结构设计 | 第50-53页 |
| ·本章小结 | 第53-54页 |
| 第5章 系统实验与分析 | 第54-58页 |
| ·实验系统组成 | 第54页 |
| ·实验及分析 | 第54-57页 |
| ·图像采集 | 第54-55页 |
| ·图像预处理 | 第55-56页 |
| ·性能分析 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 附录 | 第62-66页 |
| 致谢 | 第66页 |
