| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第1章 绪论 | 第7-15页 |
| ·课题背景 | 第7-8页 |
| ·研究意义和目标 | 第8-9页 |
| ·以太网MAC层原理 | 第9-12页 |
| ·数据链路层与MAC层 | 第9-10页 |
| ·CSMA/CD办议 | 第10-11页 |
| ·以太帧的结构 | 第11-12页 |
| ·MAC层与物理层的接口——MII | 第12页 |
| ·网络互连设备 | 第12-13页 |
| ·主要的网络互连设备 | 第12-13页 |
| ·网桥的功能和作用 | 第13页 |
| ·片上系统SOC设计与可复用IP核设计方法 | 第13-14页 |
| ·本文的章节安排 | 第14-15页 |
| 第2章 MAC层基本功能的设计实现 | 第15-41页 |
| ·设计实现功能 | 第15页 |
| ·总体结构 | 第15-16页 |
| ·各模块的设计实现 | 第16-40页 |
| ·接收模块(Receiver Module) | 第16-28页 |
| ·发送模块(Transmitter Module) | 第28-39页 |
| ·流量控制模块(FlowControlModule) | 第39页 |
| ·寄存器组模块(Registers Module) | 第39-40页 |
| ·SMI控制模块(SMI Manager Module) | 第40页 |
| ·本章小节 | 第40-41页 |
| 第3章 MAC功能的扩展和增强 | 第41-77页 |
| ·流量控制模块(CTRL MODULE) | 第41-60页 |
| ·流量控制功能概述 | 第41-42页 |
| ·半双工模式下的流量控制设计 | 第42页 |
| ·全双工模式下的流量控制设计 | 第42-60页 |
| ·地址学习和过滤机制 | 第60-72页 |
| ·地址学习和过滤机制概述 | 第60页 |
| ·哈希函数 | 第60-61页 |
| ·地址学习和过滤模块设计要求 | 第61-62页 |
| ·地址学习和过滤模块系统方案 | 第62-66页 |
| ·地址学习和过滤模块数据通路设计 | 第66-69页 |
| ·地址学习和过滤模块控制部分——状态机设计 | 第69-72页 |
| ·广播风暴抑制 | 第72-74页 |
| ·广播风暴抑制概述 | 第72页 |
| ·广播风暴抑制模块设计 | 第72-74页 |
| ·组播地址检测 | 第74-75页 |
| ·组播地址检测概述 | 第74页 |
| ·组播地址检测算法 | 第74页 |
| ·组播地址检测模块设计 | 第74-75页 |
| ·本章小节 | 第75-77页 |
| 第4章 IP核的仿真和验证 | 第77-99页 |
| ·基于FPGA平台的IP核设计流程 | 第77-79页 |
| ·使用Verilog HDL语言进行硬件设计 | 第77页 |
| ·基于FPGA的设计和测试流程 | 第77-79页 |
| ·以太网MAC层IP核的仿真和测试 | 第79-90页 |
| ·以太网MAC层IP核的测试基准 | 第79-82页 |
| ·仿真测试的目的 | 第82页 |
| ·仿真测试流程 | 第82-83页 |
| ·测试结果 | 第83-90页 |
| ·以太网MAC层IP核的系统实现 | 第90-96页 |
| ·总体实现报表 | 第90页 |
| ·逻辑综合结果 | 第90-91页 |
| ·布局布线 | 第91-92页 |
| ·工艺映射与电路原理图 | 第92-96页 |
| ·以太网MAC层IP核的时序分析 | 第96-97页 |
| ·FPGA平台上的测试设计 | 第97-98页 |
| ·本章小结 | 第98-99页 |
| 第5章 全文总结 | 第99-100页 |
| 参考文献 | 第100-103页 |
| 在校期间主要科研项目及论文 | 第103-104页 |
| 致谢 | 第104页 |
