| 摘要 | 第1-4页 |
| Abstract | 第4-6页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-12页 |
| ·低功耗技术研究的背景以及意义 | 第8-9页 |
| ·低功耗技术的研究情况 | 第9-10页 |
| ·论文的组织结构 | 第10-12页 |
| 第二章 CMOS电路功耗的来源及分析 | 第12-19页 |
| ·动态功耗 | 第12-15页 |
| ·开关功耗 | 第13-14页 |
| ·内部功耗 | 第14-15页 |
| ·静态功耗 | 第15-19页 |
| 第三章 低功耗设计技术分析 | 第19-42页 |
| ·制造工艺级低功耗技术 | 第19-20页 |
| ·电路级低功耗技术 | 第20-26页 |
| ·多电源电压技术 | 第20-25页 |
| ·路径平衡技术 | 第25-26页 |
| ·门级低功耗技术 | 第26-30页 |
| ·门级电路的功耗优化(GLPO) | 第26-28页 |
| ·多阂值电压低功耗技术 | 第28-30页 |
| ·寄存器传输级(RTL Level)低功耗技术 | 第30-33页 |
| ·门控时钟的低功耗技术 | 第30-33页 |
| ·体系结构级(Architecture level)低功耗技术 | 第33-35页 |
| ·并行结构低功耗技术 | 第33-35页 |
| ·流水线结构的低功耗技术 | 第35页 |
| ·系统级(system level)低功耗技术 | 第35-41页 |
| ·电源门控(power gating)低功耗技术 | 第36-41页 |
| ·隔离单元 | 第38-40页 |
| ·保持寄存器 | 第40-41页 |
| ·总结 | 第41-42页 |
| 第四章 可重构芯片的后端物理实现 | 第42-55页 |
| ·可重构芯片后端物理设计概述 | 第42-43页 |
| ·芯片物理设计流程 | 第43-46页 |
| ·门控时钟低功耗技术的应用 | 第46-48页 |
| ·多阂值电压降低静态功耗技术的应用 | 第48-55页 |
| ·多阈值电压优化技术的实现过程 | 第49-51页 |
| ·多阈值电压优化技术的实现方法 | 第51-52页 |
| ·布局布线中多阈值电压低功耗技术实例 | 第52-55页 |
| 第五章 总结和展望 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 致谢 | 第58-59页 |
| 攻读学位期间发表的学术论文 | 第59页 |