中文摘要 | 第1-4页 |
Abstract | 第4-5页 |
目录 | 第5-7页 |
第一章 绪论 | 第7-17页 |
·移动通信的发展及现状 | 第7-8页 |
·第三代移动通信(3G)三种主要技术体制比较 | 第8-11页 |
·WCDMA技术体制 | 第8-9页 |
·cdma2000技术体制 | 第9-10页 |
·TD-SCDMA技术体制 | 第10-11页 |
·移动无线信道 | 第11-15页 |
·移动信道三类不同的损耗和三种效应 | 第11-12页 |
·多径传播对数字传输的影响 | 第12-14页 |
·无线信道分类 | 第14-15页 |
·课题背景及论文重点 | 第15-17页 |
·课题背景 | 第15-16页 |
·本文组织结构 | 第16-17页 |
第二章 RAKE接收机基础 | 第17-30页 |
·WCDMA的无线接口 | 第17-18页 |
·WCDMA的物理信道(FDD) | 第18-21页 |
·物理信道概述 | 第18-19页 |
·下行物理信道 | 第19-21页 |
·扩频与调制技术 | 第21-26页 |
·信道化码(Channelization Code) | 第23页 |
·扰码(Scrambling Code) | 第23-24页 |
·调制滤波 | 第24-25页 |
·下行链路的扩频与调制 | 第25-26页 |
·同步技术 | 第26-27页 |
·同步技术概述 | 第26-27页 |
·小区搜索(Cell Search) | 第27页 |
·分集技术与RAKE接收 | 第27-30页 |
·分集技术 | 第27-28页 |
·RAKE接收机 | 第28-30页 |
第三章 ASIC设计 | 第30-37页 |
·CPLD/FPGA/ASIC | 第30-31页 |
·CPLD/FPGA | 第30页 |
·专用集成电路(ASIC) | 第30-31页 |
·硬件描述语言HDL | 第31-32页 |
·概述 | 第31页 |
·Verilog HDL和VHDL的比较 | 第31-32页 |
·EDA工具简介 | 第32-34页 |
·EDA设计流程 | 第34-37页 |
·自顶向下(Top-Down)设计的基本概念 | 第34-35页 |
·具体模块的设计编译和仿真过程 | 第35-36页 |
·对应具体工艺器件的优化、映象、和布局布线 | 第36-37页 |
第四章 下行RAKE接收机算法研究与ASIC实现 | 第37-57页 |
·概述 | 第37-38页 |
·RAKE接收机在整个系统中的位置 | 第37页 |
·RAKE接收机总体设计 | 第37-38页 |
·滑动相关器(sliding correlator) | 第38-41页 |
·相关运算原理 | 第38-39页 |
·相关器实现 | 第39-41页 |
·信道估计(Channel Estimation) | 第41-45页 |
·信道估计算法 | 第41-42页 |
·信道估计实现 | 第42-45页 |
·多径搜索与选择(Mulit-Path Search & Selection,MPS) | 第45-47页 |
·多径搜索与选择算法 | 第45-46页 |
·多径搜索与选择的实现 | 第46-47页 |
·解扰解扩(Descrambling & Despreading) | 第47-48页 |
·早-迟门指峰跟踪 | 第48-50页 |
·早-迟门(Early-Late Gate)指峰跟踪算法 | 第48-49页 |
·早-迟门指峰跟踪的实现 | 第49-50页 |
·关于跟踪范围的讨论 | 第50页 |
·码发生 | 第50-54页 |
·OVSF码发生器 | 第50-52页 |
·扰码发生器 | 第52-53页 |
·接收机码发生注意事项 | 第53-54页 |
·相位补偿与多径合并(Phase Derotation & Combining) | 第54-57页 |
·最大比合并算法(Maximum Ratio Combining,MRC) | 第54-55页 |
·实现 | 第55-57页 |
第五章 流片与测试 | 第57-59页 |
·RAKE接收机IP的整体考虑及性能分析 | 第57页 |
·ASIC流片及测试方案 | 第57-59页 |
第六章 结束语 | 第59-61页 |
·本文总结 | 第59页 |
·今后工作与展望 | 第59-61页 |
参考文献: | 第61-63页 |
致谢 | 第63页 |