数字游标卡尺电路的逆向设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 1 绪论 | 第10-12页 |
| ·集成电路的发展 | 第10页 |
| ·数字游标卡尺电路 | 第10-12页 |
| 2 数字游标卡尺的结构和原理 | 第12-20页 |
| ·容栅传感器工作原理 | 第12-14页 |
| ·液晶显示器 | 第14-16页 |
| ·数字游标卡尺电路结构 | 第16-17页 |
| ·数字游标卡尺功能简介 | 第16-17页 |
| ·数字游标卡尺电路的结构 | 第17页 |
| ·片内时钟生成和分配 | 第17-20页 |
| 3 数字游标卡尺的电路提取和原理分析 | 第20-40页 |
| ·芯片的解剖 | 第20-21页 |
| ·电路的提取 | 第21-30页 |
| ·时钟链电路 | 第21-23页 |
| ·八相驱动器电路 | 第23-27页 |
| ·显示驱动 | 第27-30页 |
| ·基本电路分析 | 第30-40页 |
| ·传输门 | 第30-34页 |
| ·预充电—放电逻辑 | 第34-36页 |
| ·多米诺CMOS逻辑 | 第36-37页 |
| ·时序电路 | 第37-40页 |
| 4 数字游标卡尺电路的仿真 | 第40-48页 |
| ·数字电路仿真简介 | 第40-41页 |
| ·Cadence系统 | 第40页 |
| ·Verilog HDL语言 | 第40-41页 |
| ·Verilog HDL语言在仿真中的应用 | 第41-44页 |
| ·逻辑值系统 | 第41-43页 |
| ·延迟 | 第43页 |
| ·电容 | 第43-44页 |
| ·时钟链电路的仿真 | 第44-45页 |
| ·时钟链译码电路的仿真 | 第44-45页 |
| ·时钟链的整体仿真 | 第45页 |
| ·八相驱动器的仿真 | 第45-48页 |
| ·八相驱动器运算电路的仿真 | 第45-46页 |
| ·八相驱动器的整体仿真 | 第46-48页 |
| 5 数字游标卡尺电路的版图绘制 | 第48-57页 |
| ·软件介绍 | 第48-49页 |
| ·版图设计规则 | 第49-51页 |
| ·基本单元版图绘制 | 第51-53页 |
| ·CMOS电路中的电容器 | 第51页 |
| ·时钟链重复单元版图 | 第51-52页 |
| ·八相驱动器重复单元版图 | 第52-53页 |
| ·显示驱动重复单元版图 | 第53页 |
| ·版图中的门锁现象 | 第53-55页 |
| ·版图的检查和提交 | 第55-57页 |
| ·设计规则检查(DRC) | 第55页 |
| ·版图与电路图对照(LVS) | 第55-56页 |
| ·电气规则检查(ERC) | 第56页 |
| ·版图数据的提交 | 第56-57页 |
| 6 数字游标卡尺电路的工艺 | 第57-59页 |
| ·CMOS集成电路工艺 | 第57页 |
| ·数字游标卡尺电路的工艺 | 第57-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 在学研究成果 | 第63-64页 |
| 致谢 | 第64页 |
