FPGA评估系统布局布线模块设计
| 摘要 | 第1-3页 |
| Abstract | 第3-8页 |
| 第一章 引言 | 第8-12页 |
| ·可编程逻辑硬件背景知识 | 第8-9页 |
| ·SOPC应用及发展 | 第9-11页 |
| ·主要研究工作和内容 | 第11-12页 |
| 第二章 FPGA评估系统 | 第12-23页 |
| ·FPGA评估系统的意义 | 第12页 |
| ·FPGA评估系统流程设计 | 第12-20页 |
| ·系统难点 | 第13页 |
| ·评估系统与普通FPGA软件的区别 | 第13-14页 |
| ·模块实现 | 第14-15页 |
| ·FPGA评估系统流程设计 | 第15-20页 |
| ·系统测试 | 第20-22页 |
| ·总结 | 第22-23页 |
| 第三章 划分算法 | 第23-40页 |
| ·划分模块的意义 | 第23-26页 |
| ·工业结构 | 第23-25页 |
| ·现有处理 | 第25-26页 |
| ·现有划分算法 | 第26-30页 |
| ·结构模型 | 第26页 |
| ·二分法 | 第26-28页 |
| ·多分法 | 第28-29页 |
| ·基于模块和基于线网的移动模型 | 第29-30页 |
| ·划分算法实现 | 第30-36页 |
| ·二分法 | 第30-31页 |
| ·多分优化法 | 第31-33页 |
| ·目标函数 | 第33-35页 |
| ·算法概述 | 第35-36页 |
| ·结果比较 | 第36-39页 |
| ·结论 | 第39-40页 |
| 第四章 FPGA宏模块布局 | 第40-59页 |
| ·宏模块的意义及作用 | 第40页 |
| ·现有规划方法及比较 | 第40-51页 |
| ·Sequence Pair | 第42-45页 |
| ·O-tree | 第45-51页 |
| ·B~*-tree | 第51页 |
| ·宏模块布局算法 | 第51-57页 |
| ·问题定义 | 第51-52页 |
| ·算法流程 | 第52-53页 |
| ·宏模块内布线资源描述 | 第53-54页 |
| ·规划目标函数 | 第54-57页 |
| ·总目标函数 | 第57页 |
| ·结果及结论 | 第57-59页 |
| 第五章 FPGA布局布线模型 | 第59-73页 |
| ·建模意义 | 第59页 |
| ·建模方法 | 第59-67页 |
| ·布线通道模型 | 第61-63页 |
| ·逻辑单元模型 | 第63-65页 |
| ·开关模块模型 | 第65-66页 |
| ·连通模块模型 | 第66-67页 |
| ·输入/输出模块模型 | 第67页 |
| ·可编程IP核建模实例 | 第67-69页 |
| ·结果分析和结论 | 第69-73页 |
| ·测试结果 | 第69-72页 |
| ·结论 | 第72-73页 |
| 第六章 编译器 | 第73-90页 |
| ·编译模块的意义 | 第73页 |
| ·EDIF格式概论 | 第73-79页 |
| ·网表格式的标准 | 第73-75页 |
| ·EDIF语法 | 第75-79页 |
| ·LEX和YACC简介 | 第79-82页 |
| ·LEX | 第80-81页 |
| ·YACC | 第81-82页 |
| ·功能定义 | 第82页 |
| ·编译器实现方法 | 第82-88页 |
| ·编译器流程图 | 第82-83页 |
| ·分析EDIF词法 | 第83-84页 |
| ·分析EDIF语法 | 第84-86页 |
| ·语义处理 | 第86-88页 |
| ·功能验证 | 第88-89页 |
| ·EDIF词法分析的验证 | 第88页 |
| ·对EDIF语义处理验证 | 第88-89页 |
| ·结论 | 第89-90页 |
| 第七章 总结与展望 | 第90-92页 |
| 参考文献 | 第92-98页 |
| 科研成果 | 第98-99页 |
| 致谢 | 第99-100页 |
