| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第一章 绪论 | 第9-12页 |
| ·单片机的特点 | 第9-10页 |
| ·PIC 单片机的特点 | 第10-11页 |
| ·论文的选题目的和意义 | 第11-12页 |
| 第二章 RISC 结构8 位单片机系统概述 | 第12-21页 |
| ·主要性能特点 | 第12-13页 |
| ·CPU 性能特点 | 第12页 |
| ·外围特性 | 第12页 |
| ·微处理器特性 | 第12-13页 |
| ·硬件结构特点 | 第13-16页 |
| ·引脚说明 | 第13页 |
| ·内部结构 | 第13-16页 |
| ·精简指令集计算机（RISC）结构 | 第14-15页 |
| ·哈佛（Harvard）双总线结构 | 第15页 |
| ·两级指令流水线结构 | 第15-16页 |
| ·指令系统与硬件关系 | 第16-21页 |
| ·指令系统 | 第16-18页 |
| ·字节操作类指令 | 第16-17页 |
| ·位操作类指令 | 第17-18页 |
| ·立即数操作类指令和控制类指令 | 第18页 |
| ·寻址方式 | 第18-19页 |
| ·数据传递与外部关系 | 第19-21页 |
| 第三章 RISC 结构8 位单片机的模块设计 | 第21-72页 |
| ·节拍信号发生器（SGEN） | 第21-22页 |
| ·节拍信号发生器工作原理 | 第21页 |
| ·节拍信号发生器的设计与仿真 | 第21-22页 |
| ·程序存储器（ROM） | 第22-24页 |
| ·程序存储器工作原理 | 第22-23页 |
| ·程序存储器的设计与仿真 | 第23-24页 |
| ·指令译码器（IDEC） | 第24-28页 |
| ·指令译码器工作原理 | 第24-26页 |
| ·指令译码器的设计 | 第26-28页 |
| ·控制器（CONTROLLER） | 第28-30页 |
| ·控制器工作原理 | 第28-29页 |
| ·控制器的设计与仿真 | 第29-30页 |
| ·地址多址器（ADDRX） | 第30-33页 |
| ·地址多址器工作原理 | 第30-31页 |
| ·地址多址器的设计与仿真 | 第31-33页 |
| ·数据存储器（RAM） | 第33-35页 |
| ·数据存储器工作原理 | 第33-34页 |
| ·数据存储器的设计与仿真 | 第34-35页 |
| ·算术逻辑单元（ALU） | 第35-42页 |
| ·算术逻辑单元工作原理 | 第35-38页 |
| ·算术逻辑单元的设计与仿真 | 第38-39页 |
| ·方案对比 | 第39-40页 |
| ·非算数逻辑运算指令分析 | 第40-42页 |
| ·MOVF、MOVLW、RETLW | 第40-41页 |
| ·MOVWF | 第41页 |
| ·RLF、RRF、SWAPF | 第41页 |
| ·CLRF 、CLRW | 第41-42页 |
| ·CLRWDT 、 SLEEP 、 NOP 、 RETFIE 、RETURN | 第42页 |
| ·GOTO、CALL | 第42页 |
| ·程序状态字（PSW） | 第42-44页 |
| ·程序状态字电路工作原理 | 第42-44页 |
| ·进位标志C | 第42-43页 |
| ·辅助进位标志DC | 第43页 |
| ·零标志Z | 第43页 |
| ·低功耗标志PDb | 第43页 |
| ·监视定时器溢出标志TOb | 第43页 |
| ·页面选择控制位RP0 | 第43-44页 |
| ·程序状态字电路的设计与仿真 | 第44页 |
| ·程序计数器（PCNT） | 第44-48页 |
| ·程序计数器工作原理 | 第45-47页 |
| ·普通指令PC 加1 过程 | 第45页 |
| ·GOTO、CALL 指令 | 第45-46页 |
| ·中断及返回 | 第46页 |
| ·修改PC 低八位指针值但非CALL、GOTO 指令 | 第46-47页 |
| ·程序计数器的设计与仿真 | 第47-48页 |
| ·监视定时器（Watch Dog Timer） | 第48-49页 |
| ·看门狗电路工作原理 | 第48-49页 |
| ·看门狗电路的设计与仿真 | 第49页 |
| ·定时计数器0（TMR0） | 第49-57页 |
| ·定时计数器0 工作原理 | 第49-57页 |
| ·{T0CS、PSA}为01B | 第52-54页 |
| ·{T0CS、PSA}为00B | 第54-55页 |
| ·{T0CS、PSA}为10B | 第55-56页 |
| ·{T0CS、PSA}为11B | 第56-57页 |
| ·定时计数器0 的设计与仿真 | 第57页 |
| ·端口A（PORTA） | 第57-58页 |
| ·端口A 工作原理 | 第57-58页 |
| ·端口A 的设计与仿真 | 第58页 |
| ·端口B（PORTB） | 第58-59页 |
| ·端口B 的工作原理、设计与仿真 | 第58-59页 |
| ·比较器控制器（COMPARATOR） | 第59-64页 |
| ·比较器控制器工作原理 | 第59-64页 |
| ·比较器工作模式 | 第60-62页 |
| ·比较器参考源 | 第62页 |
| ·比较器输出 | 第62页 |
| ·比较器中断 | 第62-63页 |
| ·SLEEP 期间运行 | 第63-64页 |
| ·比较器的设计与仿真 | 第64页 |
| ·时钟选择及复位系统（CLKSEL&RST） | 第64-67页 |
| ·时钟选择及复位系统工作原理 | 第64-66页 |
| ·时钟选择及复位控制电路的设计与仿真 | 第66-67页 |
| ·中断系统（INTERRUPT） | 第67-72页 |
| ·中断系统工作原理 | 第67-69页 |
| ·中断系统设计与仿真 | 第69-72页 |
| 第四章 RISC 结构8 位单片机的逻辑综合 | 第72-76页 |
| ·关于逻辑综合的介绍 | 第72页 |
| ·Design Compiler 简介 | 第72-75页 |
| ·Design Compiler 用户界面 | 第72-73页 |
| ·Design Compiler 的综合环境 | 第73页 |
| ·Design Compiler 的库要求 | 第73-74页 |
| ·Design Compiler 的综合流程 | 第74-75页 |
| ·RISC 结构8 位单片机的综合 | 第75-76页 |
| 第五章 RISC 结构8 位单片机的系统仿真 | 第76-79页 |
| ·仿真介绍 | 第76页 |
| ·RISC 结构8 位单片机的系统仿真 | 第76-79页 |
| 第六章总结 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 攻读硕士学位期间发表的论文和参加科研情况 | 第82-83页 |
| 一、攻读硕士学位期间发表的论文 | 第82页 |
| 二、参加科研情况 | 第82-83页 |
| 致谢 | 第83页 |