摘要 | 第1-4页 |
ABSTRACT | 第4-7页 |
第一章 绪论 | 第7-12页 |
·课题背景及选题意义 | 第7-8页 |
·RAM 工作原理 | 第8-12页 |
·RAM 简介 | 第8-10页 |
·SDRAM 工作原理 | 第10-11页 |
·结论 | 第11-12页 |
第二章 SDRAM 控制器设计分析 | 第12-29页 |
·视频格式转换芯片数据缓存要求 | 第12-18页 |
·视频格式转换芯片系统架构 | 第12页 |
·视频处理算法的硬件实现 | 第12-15页 |
·去隔行算法的硬件实现 | 第13-14页 |
·帧频变换算法的硬件实现 | 第14页 |
·尺寸缩放算法的硬件实现 | 第14-15页 |
·系统对数据存储的要求 | 第15-18页 |
·去隔行模块数据调度方案 | 第15-16页 |
·片外SDRAM 存储分配 | 第16-17页 |
·实时性讨论 | 第17-18页 |
·数据缓存系统设计方案 | 第18-19页 |
·Xilinx 公司SDR SDRAM 控制器结构分析 | 第18-19页 |
·Xilinx 公司DDR SDRAM 控制器结构分析 | 第19页 |
·数据缓存系统设计方案 | 第19-20页 |
·高速SDRAM 控制器的设计关键难点 | 第20-29页 |
·高性能代码的编写 | 第20-24页 |
·严谨的时序分析 | 第24页 |
·多时钟域设计 | 第24-29页 |
·FPGA 时钟资源的利用 | 第24-25页 |
·异步FIFO 设计 | 第25-29页 |
第三章 SDR SDRAM 控制器设计 | 第29-52页 |
·SDR SDRAM 介绍 | 第29-33页 |
·SDR SDRAM 结构 | 第29页 |
·SDRAM 命令及命令控制字 | 第29-30页 |
·SDRAM 的寄存器设置 | 第30-31页 |
·SDRAM 的操作 | 第31-32页 |
·初始化操作 | 第31页 |
·RAS 操作 | 第31-32页 |
·CAS 操作 | 第32页 |
·突发停止 | 第32页 |
·自动刷新 | 第32页 |
·SDRAM 的关键时序参数 | 第32-33页 |
·SDR SDRAM 控制器 | 第33-37页 |
·控制器结构 | 第33-34页 |
·模块说明 | 第34-37页 |
·用户接口模块 | 第34页 |
·控制状态机模块 | 第34-35页 |
·时钟模块 | 第35-36页 |
·SDRAM 接口模块 | 第36-37页 |
·综合与验证结果 | 第37-48页 |
·ISE 下UCF 文件设定 | 第37-41页 |
·全局约束 | 第37-40页 |
·局部约束 | 第40-41页 |
·附加专用约束 | 第41页 |
·布局布线结果 | 第41页 |
·时序分析 | 第41-48页 |
·读操作时序 | 第41-42页 |
·写操作时序 | 第42-43页 |
·关键路经分析 | 第43-48页 |
·功能仿真与测试 | 第48-52页 |
·功能仿真结果 | 第48-49页 |
·硬件测试方案 | 第49-52页 |
第四章 DDR SDRAM 控制器设计 | 第52-72页 |
·DDR SDRAM 介绍 | 第52-55页 |
·DDR SDRAM 结构 | 第52页 |
·DDR SDRAM 特性 | 第52-53页 |
·DDR SDRAM 命令控制字与寄存器设置 | 第53-54页 |
·DDR SDRAM 的操作 | 第54-55页 |
·初始化操作 | 第54-55页 |
·其它正常操作 | 第55页 |
·SDRAM 的关键时序参数 | 第55页 |
·SDR SDRAM 控制器 | 第55-62页 |
·控制器结构 | 第55-57页 |
·模块说明 | 第57-62页 |
·系统接口模块 | 第57-59页 |
·控制DDR SDRAM 状态机模块 | 第59-60页 |
·时钟模块 | 第60页 |
·DDR SDRAM 接口模块 | 第60-62页 |
·综合、实现与时序分析 | 第62-70页 |
·综合与实现结果 | 第62页 |
·综合与实现约束条件的设定 | 第62页 |
·控制器实现占用的资源 | 第62页 |
·时序分析 | 第62-70页 |
·读写操作时序 | 第62-67页 |
·关键路经分析 | 第67-70页 |
·功能仿真结果 | 第70-72页 |
第五章 总结与展望 | 第72-73页 |
参考文献 | 第73-74页 |
发表论文和参加科研情况 | 第74-75页 |
一、 发表论文情况 | 第74页 |
二、 参加科研情况 | 第74-75页 |
致谢 | 第75页 |