基于FPGA的高速数据存储系统
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第1章 绪论 | 第7-10页 |
| ·课题的来源及意义 | 第7页 |
| ·高速存储系统研究现状 | 第7-9页 |
| ·国内研究现状及发展趋势 | 第8页 |
| ·国外研究现状 | 第8-9页 |
| ·高速存储系统发展趋势 | 第9页 |
| ·本文的研究内容及章节安排 | 第9-10页 |
| 第2章 硬盘的结构及ATA接口标准 | 第10-21页 |
| ·硬盘的结构 | 第10-13页 |
| ·硬盘的物理结构及工作原理 | 第10页 |
| ·硬盘的逻辑结构 | 第10-11页 |
| ·硬盘的主要性能参数 | 第11-12页 |
| ·硬盘的寻址方法 | 第12-13页 |
| ·ATA接口标准 | 第13-21页 |
| ·ATA接口的三种数据传输方式 | 第13-14页 |
| ·ATA接口寄存器 | 第14-17页 |
| ·ATA接口信号 | 第17-19页 |
| ·ATA协议中对硬盘的操作及实现途径 | 第19-21页 |
| 第3章 硬件描述语言及可编程逻辑器件设计电路 | 第21-29页 |
| ·用硬件描述语言设计电路 | 第21-23页 |
| ·HDL语言特点 | 第21-22页 |
| ·利用硬件描述语言设计电路的方法 | 第22-23页 |
| ·用可编程器件实现电路功能 | 第23-25页 |
| ·FPGA的内部结构 | 第23-25页 |
| ·可编程器件选型的方法 | 第25页 |
| ·FPGA的配置 | 第25-26页 |
| ·电路设计所用开发软件介绍 | 第26-29页 |
| ·Megafunction产生工具 | 第27页 |
| ·SignalTap II逻辑分析器 | 第27-29页 |
| 第4章 系统硬件设计 | 第29-37页 |
| ·高速电路板绘图软件介绍 | 第29-32页 |
| ·功能介绍 | 第30页 |
| ·设计流程及注意事项 | 第30-32页 |
| ·系统PCB介绍 | 第32-37页 |
| ·电源模块 | 第34-35页 |
| ·时钟电路模块 | 第35页 |
| ·复位模块 | 第35-37页 |
| 第5章 高速数据存储系统的程序设计及实验结果 | 第37-75页 |
| ·系统总体设计 | 第37-38页 |
| ·系统整体框架 | 第37页 |
| ·方案设计 | 第37-38页 |
| ·系统程序设计流程 | 第38-39页 |
| ·记录控制器详细设计及实验结果 | 第39-75页 |
| ·复位模块 | 第39-41页 |
| ·PLL模块 | 第41-43页 |
| ·计数器模块 | 第43-46页 |
| ·数据缓存体FIFO模块 | 第46-48页 |
| ·CRC模块 | 第48-51页 |
| ·寄存器传输模块 | 第51-56页 |
| ·UDMA数据传输模块 | 第56-66页 |
| ·顶层模块 | 第66-71页 |
| ·系统实验结果 | 第71-75页 |
| 第6章 总结与展望 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 发表或已录用论文 | 第79-80页 |
| 致谢 | 第80页 |
