| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-12页 |
| ·国内外任意波形发生器发展概况 | 第8-10页 |
| ·设计指标及要求 | 第10-11页 |
| ·本文主要任务 | 第11-12页 |
| 第二章 总体设计方案 | 第12-20页 |
| ·DDS 基本原理 | 第12-14页 |
| ·存储方案讨论 | 第14-16页 |
| ·只读存储器 ROM | 第14页 |
| ·静态 RAM（SRAM） | 第14页 |
| ·同步动态 RAM（SDRAM） | 第14-15页 |
| ·双倍速存取动态 RAM（DDR SDRAM） | 第15-16页 |
| ·四倍速存取静态 RAM（QDR SRAM） | 第16页 |
| ·总体设计方案 | 第16-19页 |
| ·相位累加器模块 | 第17-18页 |
| ·相位查找表模块 | 第18页 |
| ·数据处理模块 | 第18-19页 |
| ·数模转换模块 | 第19页 |
| ·本章小结 | 第19-20页 |
| 第三章 QDR-II SRAM 控制器设计 | 第20-35页 |
| ·QDR-II SRAM 简介 | 第20-24页 |
| ·QDR-II SRAM 标准对QDR SRAM 标准的改进 | 第20页 |
| ·QDR-II SRAM 的架构 | 第20-24页 |
| ·QDR-II SRAM 时序分析 | 第24-27页 |
| ·QDR-II SRAM 时钟策略 | 第27-28页 |
| ·QDR-II SRAM 控制器的 FPGA 实现 | 第28-33页 |
| ·QDR-II SRAM 控制器和芯片的状态机 | 第28-31页 |
| ·QDR-II SRAM 控制器的读写仿真 | 第31-33页 |
| ·FPGA 中QDR-II SRAM 的管脚配置 | 第33页 |
| ·QDR-II SRAM 主要特性总结 | 第33-35页 |
| 第四章 任意波形发生器功能模块设计 | 第35-57页 |
| ·高速相位累加器的设计 | 第35-36页 |
| ·地址译码与地址扩展 | 第36-37页 |
| ·DDS 输出信号分析 | 第37-41页 |
| ·正弦波输出频谱分析 | 第38-39页 |
| ·正弦波的滤波处理 | 第39-41页 |
| ·正弦波存储方案 | 第41页 |
| ·数字调制功能的实现 | 第41-47页 |
| ·调制 DDS 模块 | 第41-43页 |
| ·频率调制 | 第43-45页 |
| ·FSK 与PSK | 第45-47页 |
| ·数模转换模块 | 第47-53页 |
| ·DAC 的普通工作模式 | 第48-49页 |
| ·DAC 的Mix 工作模式 | 第49-50页 |
| ·DAC 的RZ 工作模式 | 第50-52页 |
| ·DAC 的时钟电路 | 第52页 |
| ·DAC 的满量程电流输出配置 | 第52-53页 |
| ·电源电路设计 | 第53-55页 |
| ·高速印制电路板设计 | 第55-57页 |
| 第五章 系统测试与验证 | 第57-61页 |
| ·采样率测试 | 第57页 |
| ·频率分辨率测试 | 第57-58页 |
| ·输出频率精度测试 | 第58-59页 |
| ·最大存储深度验证 | 第59页 |
| ·波形输出验证 | 第59-61页 |
| 第六章 结论与展望 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 附录一 | 第65-67页 |
| 附录二 | 第67-68页 |
| 在校期间的研究成果 | 第68-69页 |