| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 绪论 | 第7-12页 |
| ·课题背景及研究的目的和意义 | 第7-9页 |
| ·国内外相关技术的发展现状 | 第9-10页 |
| ·课题来源及主要研究内容 | 第10-12页 |
| 第2章 硬件平台和H.264 编码 | 第12-19页 |
| ·硬件平台 | 第12-15页 |
| ·TMS320DM6467 的结构特点 | 第12-13页 |
| ·HDVICP的结构特点 | 第13-15页 |
| ·H.264 编码原理 | 第15-18页 |
| ·视频编码压缩基本原理 | 第15-16页 |
| ·H.264 编码标准 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 第3章 H.264 编码在DM6467 HDVICP的基本实现 | 第19-31页 |
| ·H.264 编码算法C代码的分析 | 第19-20页 |
| ·H.264 编码整体框架设计及实现 | 第20-22页 |
| ·编码各个模块内部的实现流程 | 第22-29页 |
| ·IPE的编码流程 | 第22-23页 |
| ·ME编码流程 | 第23-25页 |
| ·MC模块执行流程 | 第25-26页 |
| ·CALC模块执行流程 | 第26-27页 |
| ·ECD编码流程 | 第27-28页 |
| ·BS及LPF编码流程 | 第28-29页 |
| ·编码测试 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第4章 H.264 编码在DM6467 平台的并行优化 | 第31-37页 |
| ·并行区域分析 | 第31-33页 |
| ·乒乓Buffer并行 | 第31-32页 |
| ·EDMA传输和HOST计算并行 | 第32页 |
| ·运算模块并行 | 第32-33页 |
| ·并行架构设计及实现 | 第33-34页 |
| ·并行优化测试 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第5章 ME模块运动搜索算法优化 | 第37-44页 |
| ·现有运动搜索算法分析 | 第37-38页 |
| ·运动搜索算法实现与优化 | 第38-42页 |
| ·ME模块搜索原理 | 第38-40页 |
| ·ME搜索模板的选择 | 第40-41页 |
| ·ME搜索流程 | 第41-42页 |
| ·运动搜索优化测试 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 结论 | 第44-45页 |
| 参考文献 | 第45-48页 |
| 攻读硕士学位期间发表的论文 | 第48-49页 |