多核处理器的设计技术研究
摘要 | 第1-7页 |
Abstract | 第7-12页 |
第1章 绪论 | 第12-28页 |
·研究背景和意义 | 第12-14页 |
·国内外研究综述 | 第14-25页 |
·多核的研究现状 | 第14-16页 |
·Cache 一致性研究现状 | 第16-20页 |
·分支预测技术研究现状 | 第20-25页 |
·研究内容 | 第25-26页 |
·论文结构 | 第26-28页 |
第2章 处理器的关键技术研究分析 | 第28-41页 |
·现有技术对处理器的影响 | 第28-33页 |
·VLSI 技术对处理器的影响 | 第28-29页 |
·应用需求对处理器的影响 | 第29-31页 |
·设计需求对处理器的影响 | 第31-33页 |
·多核处理器关键技术 | 第33-40页 |
·核结构研究和程序执行模型的选择 | 第33-34页 |
·存储结构设计 | 第34-36页 |
·低功耗技术 | 第36-37页 |
·其他方面的设计技术 | 第37-40页 |
·本章小结 | 第40-41页 |
第3章 LBC 异构多核处理器结构设计 | 第41-71页 |
·单核处理器 | 第41-46页 |
·典型的单核处理器体系结构 | 第41-42页 |
·传统通用微处理器体系结构的局限性 | 第42-46页 |
·多核处理器 | 第46-56页 |
·多核处理器结构 | 第46-49页 |
·典型的多核处理器 | 第49-56页 |
·LBC 异构多核处理器结构研究与设计 | 第56-69页 |
·LBC 异构多核处理器结构 | 第57-58页 |
·loop 检测器 | 第58-62页 |
·指令队列Backup Ins Queue | 第62-63页 |
·C-Core 控制器 | 第63-66页 |
·E-Core 数据共享通道C-Bus | 第66-67页 |
·仿真实验及结果分析 | 第67-69页 |
·本章小结 | 第69-71页 |
第4章 CSC 一致性协议设计 | 第71-99页 |
·Cache 存储器 | 第71-75页 |
·基本结构 | 第71-72页 |
·工作原理 | 第72-73页 |
·技术分析 | 第73-74页 |
·写策略 | 第74-75页 |
·现有Cache 一致性协议研究 | 第75-90页 |
·一致性问题的常见原因 | 第76-78页 |
·设计Cache 一致性协议的策略 | 第78页 |
·现有协议分析 | 第78-90页 |
·改进思路 | 第90页 |
·Cache 一致性协议设计 | 第90-97页 |
·SC-Cache 提出 | 第90-91页 |
·CSC 监听协议的设计 | 第91-94页 |
·仿真实验及结果分析 | 第94-97页 |
·本章小结 | 第97-99页 |
第5章 B-Cache 预测失误恢复器设计 | 第99-133页 |
·分支预测技术的研究 | 第100-107页 |
·静态分支预测技术 | 第100-101页 |
·简单动态分支预测 | 第101页 |
·基于历史预测的二级分支预测 | 第101-103页 |
·组合分支预测器 | 第103-104页 |
·分支预测应用 | 第104-107页 |
·两级动态分支预测预测精度分析 | 第107-110页 |
·基准测试程序中Loop 型程序 | 第107-108页 |
·两级分支预测器性能测试 | 第108-110页 |
·B-Cache 预测失误恢复器设计 | 第110-118页 |
·新型超标量处理器模型 | 第110-112页 |
·B-Cache 预测失误恢复器 | 第112-114页 |
·模拟器SimpleScalar | 第114-117页 |
·SPEC 基准程序 | 第117-118页 |
·SimpleScalar 下模型结构实现 | 第118-132页 |
·Sim_Outorder 分析 | 第118-123页 |
·Loop 检测器实现 | 第123-124页 |
·B-Cache 预测失误恢复器实现 | 第124-129页 |
·模型验证测试及结果分析 | 第129-132页 |
·本章小结 | 第132-133页 |
结论 | 第133-135页 |
参考文献 | 第135-147页 |
攻读博士学位期间发表的论文和取得的科研成果 | 第147-148页 |
致谢 | 第148-149页 |
个人简历 | 第149页 |