LDPC编码算法与硬件实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·课题研究背景 | 第10-11页 |
| ·LDPC码的研究现状 | 第11-13页 |
| ·LDPC码的应用现状 | 第13-14页 |
| ·本文的主要研究工作及内容安排 | 第14-16页 |
| 第2章 LDPC码基本原理及编码方法 | 第16-38页 |
| ·LDPC码的定义及表示 | 第16-17页 |
| ·LDPC码的矩阵表示 | 第16-17页 |
| ·LDPC码的Tanner图表示 | 第17页 |
| ·LDPC码的分类 | 第17-19页 |
| ·规则LDPC码和非规则LDPC码 | 第18页 |
| ·二元域LDPC码和多元域LDPC码 | 第18-19页 |
| ·校验矩阵的构造 | 第19-26页 |
| ·校验矩阵的随机构造 | 第19-22页 |
| ·校验矩阵的结构化构造 | 第22-26页 |
| ·LDPC码编码算法 | 第26-34页 |
| ·基于生成矩阵的编码 | 第26-30页 |
| ·基于校验矩阵的编码 | 第30-34页 |
| ·参数的选取 | 第34-37页 |
| ·校验矩阵构造方法的选取 | 第34-35页 |
| ·码率的选取 | 第35-36页 |
| ·码长的选取 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第3章 LDPC码编码器设计与实现 | 第38-58页 |
| ·FPGA的开发流程 | 第38-40页 |
| ·编码器的的设计与实现 | 第40-51页 |
| ·下三角编码器 | 第40-46页 |
| ·串行准循环编码器 | 第46-51页 |
| ·编码器的选取 | 第51页 |
| ·帧头的设计与实现 | 第51-53页 |
| ·帧头的选取 | 第51-52页 |
| ·加帧头后的编码器 | 第52-53页 |
| ·多码率编码器的设计 | 第53-57页 |
| ·多码率校验矩阵的构造 | 第53-54页 |
| ·多码率编码器的实现 | 第54-57页 |
| ·本章小结 | 第57-58页 |
| 第4章 编码器的下载与系统测试 | 第58-67页 |
| ·LDPC码编码器的下载验证 | 第58-62页 |
| ·编码器下载测试的系统框图 | 第58-59页 |
| ·编码器下载与验证 | 第59-60页 |
| ·加帧头的编码器下载与验证 | 第60-62页 |
| ·基于LDPC码的通信系统的测试 | 第62-65页 |
| ·测试系统的设计 | 第62-63页 |
| ·测试系统的界面 | 第63-64页 |
| ·系统的测试结果 | 第64-65页 |
| ·本章小结 | 第65-67页 |
| 结论 | 第67-69页 |
| 参考文献 | 第69-74页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第74-75页 |
| 致谢 | 第75页 |
