| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题研究的背景及意义 | 第10-11页 |
| 1.2 状态监测与故障诊断国内外研究现状 | 第11-15页 |
| 1.2.1 特征提取方法国内外研究现状 | 第11-13页 |
| 1.2.2 模式分类方法国内外研究现状 | 第13-15页 |
| 1.3 本论文主要内容及结构安排 | 第15-16页 |
| 第2章 系统总体方案设计 | 第16-22页 |
| 2.1 系统方案设计要求 | 第16-17页 |
| 2.2 系统方案设计分析 | 第17-21页 |
| 2.2.1 预处理模块方案确定 | 第18-19页 |
| 2.2.2 信号采集处理模块方案确定 | 第19-21页 |
| 2.3 系统总体设计方案 | 第21页 |
| 2.4 本章小结 | 第21-22页 |
| 第3章 系统硬件电路设计 | 第22-34页 |
| 3.1 预处理模块设计 | 第22-23页 |
| 3.2 信号采集处理模块设计 | 第23-32页 |
| 3.2.1 DSP与FPGA电源电路设计 | 第24-26页 |
| 3.2.2 FPGA扩展A/D的电路设计 | 第26-27页 |
| 3.2.3 DSP与FPGA通讯互联电路设计 | 第27-28页 |
| 3.2.4 DSP扩展SD卡电路设计 | 第28-29页 |
| 3.2.5 DSP扩展SDRAM的电路设计 | 第29-30页 |
| 3.2.6 DSP协同FPGA扩展双串口的电路设计 | 第30-32页 |
| 3.3 硬件系统PCB板设计 | 第32-33页 |
| 3.3.1 预处理模块PCB板设计 | 第32页 |
| 3.3.2 信号采集处理模块PCB板设计 | 第32-33页 |
| 3.4 本章小结 | 第33-34页 |
| 第4章 系统驱动控制部分软件设计 | 第34-50页 |
| 4.1 FPGA对AD的时序设计 | 第34-36页 |
| 4.2 DSP与FPGA的FIFO缓存器的通信程序设计 | 第36-40页 |
| 4.3 DSP扩展SD文件系统 | 第40-44页 |
| 4.4 FPGA协同DSP进行串口控制及通讯的程序设计 | 第44-48页 |
| 4.5 性能测试 | 第48-49页 |
| 4.6 本章小结 | 第49-50页 |
| 第5章 特征提取及模式分类方法研究 | 第50-68页 |
| 5.1 “电子长明灯”信号特征分析 | 第50-51页 |
| 5.2 特征量提取方法研究 | 第51-62页 |
| 5.2.1 基于时域的特征量提取 | 第51-53页 |
| 5.2.2 基于频域的特征量提取 | 第53-56页 |
| 5.2.3 基于时域与频域相结合的特征提取 | 第56-62页 |
| 5.3 BP神经网络模式分类的研究 | 第62-65页 |
| 5.3.1 BP神经网络的结构与运行机理 | 第62-64页 |
| 5.3.2 BP神经网络设计 | 第64-65页 |
| 5.4 实验验证 | 第65-67页 |
| 5.4.1 BP神经网络构建与训练 | 第65-66页 |
| 5.4.2 BP神经网络分类结果 | 第66-67页 |
| 5.5 本章小结 | 第67-68页 |
| 第6章 总结与展望 | 第68-70页 |
| 6.1 工作总结 | 第68页 |
| 6.2 未来展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74页 |
