| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-13页 |
| ·课题研究背景 | 第8页 |
| ·国内外研究现状 | 第8-10页 |
| ·本文研究内容及结构安排 | 第10-13页 |
| ·本文的主要研究内容 | 第10-11页 |
| ·本文的章节安排 | 第11-13页 |
| 2 H.264标准与GPU编程概述 | 第13-27页 |
| ·视频标准的发展史 | 第13页 |
| ·H.264的解码原理 | 第13-14页 |
| ·H.264解码关键技术 | 第14-22页 |
| ·GPU编程与CUDA架构概述 | 第22-24页 |
| ·GPGPU与CUDA | 第22页 |
| ·CUDA的编程模型与两级并行架构 | 第22-23页 |
| ·CUDA的硬件模型 | 第23-24页 |
| ·CUDA应用于视频压缩领域的优势与挑战 | 第24-27页 |
| 3 基于GPU的H.264并行解码器总体设计 | 第27-40页 |
| ·传统的H.264解码架构测评 | 第27-29页 |
| ·CPU+GPU异构H.264并行解码器架构设计 | 第29-31页 |
| ·解码器的CPU+GPU异构模型 | 第29-30页 |
| ·解码器的双线程结构设计 | 第30-31页 |
| ·H.264并行解码器实现流程与并行粒度分析 | 第31-33页 |
| ·H.264并行解码器计算复杂度分析 | 第33-37页 |
| ·空间复杂度 | 第33-34页 |
| ·时间复杂度 | 第34-37页 |
| ·H.264并行解码器的计算瓶颈分析 | 第37-39页 |
| ·本章小结 | 第39-40页 |
| 4 基于GPU的H.264解码器并行算法的设计与实现 | 第40-63页 |
| ·码流分析与重排序的实现 | 第40-42页 |
| ·IDCT与IQ的并行算法设计 | 第42-48页 |
| ·基于CPU的IDCT串行算法 | 第42-43页 |
| ·蝶形IDCT算法的并行实现 | 第43-45页 |
| ·适合GPU运算的并行IDCT算法 | 第45-48页 |
| ·IQ的并行算法 | 第48页 |
| ·帧内预测并行算法设计 | 第48-55页 |
| ·4×4亮度帧内预测的固定梯状并行算法 | 第48-52页 |
| ·4×4亮度帧内预测的自适应梯状并行算法 | 第52-54页 |
| ·色度帧内预测的固定梯状并行算法 | 第54-55页 |
| ·帧间预测并行算法设计 | 第55-56页 |
| ·环路滤波并行算法设计 | 第56-62页 |
| ·滤波强度的并行求取 | 第56-57页 |
| ·环路滤波的并行实现 | 第57-60页 |
| ·一种改进的环路滤波并行算法 | 第60-61页 |
| ·两种环路滤波性能的评价 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 5 算法仿真与实验结果分析 | 第63-70页 |
| ·四种IDCT并行算法的实验 | 第63-64页 |
| ·IQ并行算法的实验 | 第64-65页 |
| ·帧内预测并行算法的实验 | 第65-66页 |
| ·帧间MC并行算法的实验 | 第66-67页 |
| ·环路滤波并行算法的实验 | 第67-68页 |
| ·解码器总体性能分析 | 第68-70页 |
| 结论 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 攻读硕士学位期间发表学术论文情况 | 第76-77页 |
| 致谢 | 第77-79页 |