| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第10-16页 |
| 1.1 课题背景 | 第10-12页 |
| 1.1.1 选题背景及研究意义 | 第10-11页 |
| 1.1.2 国内外研究现状 | 第11-12页 |
| 1.2 本文主要研究内容 | 第12-13页 |
| 1.2.1 基于FPGA的数字化多道脉冲幅度分析器的设计与实现 | 第13页 |
| 1.2.2 梯形成形算法研究与实现 | 第13页 |
| 1.2.3 基于MATLAB的能谱解析算法 | 第13页 |
| 1.3 论文章节安排 | 第13-16页 |
| 2 整体设计方案 | 第16-22页 |
| 2.1 γ能谱探测器 | 第16-18页 |
| 2.2 AD9226芯片 | 第18-19页 |
| 2.3 数字多道脉冲幅度分析器(DMCA) | 第19页 |
| 2.4 上位机 | 第19-20页 |
| 2.5 本章小结 | 第20-22页 |
| 3 关键技术的理论分析 | 第22-34页 |
| 3.1 基于FPGA的DMCA内部结构 | 第22-23页 |
| 3.2 核脉冲信号的信号处理过程 | 第23-24页 |
| 3.2.1 脉冲堆积消除 | 第23-24页 |
| 3.2.2 弹道亏损补偿 | 第24页 |
| 3.2.3 滤波成形处理 | 第24页 |
| 3.3 核脉冲信号滤波成形原理 | 第24-31页 |
| 3.3.1 梯形成形原理 | 第25-26页 |
| 3.3.2 梯形成形算法的软件仿真分析 | 第26-31页 |
| 3.4 死时间处理 | 第31-32页 |
| 3.5 本章小结 | 第32-34页 |
| 4 基于FPGA的DMCA内部逻辑设计 | 第34-46页 |
| 4.1 上位机与DMCA通讯接口模块 | 第34-35页 |
| 4.2 梯形成形滤波器 | 第35-40页 |
| 4.2.1 基于Verilog的浮点数运算 | 第35-37页 |
| 4.2.2 基于Verilog的梯形成形算法 | 第37-40页 |
| 4.2.3 梯形成形测试 | 第40页 |
| 4.3 信号甄别与能谱信息存储模块 | 第40-44页 |
| 4.3.1 阈值去噪 | 第40-41页 |
| 4.3.2 幅值提取 | 第41-42页 |
| 4.3.3 堆积判弃模块 | 第42-44页 |
| 4.4 本章小结 | 第44-46页 |
| 5 上位机软件设计 | 第46-56页 |
| 5.1 人机交互界面 | 第46-48页 |
| 5.2 能谱解析模块 | 第48-54页 |
| 5.2.1 能谱平滑处理 | 第48-50页 |
| 5.2.2 能谱自动寻峰处理 | 第50-54页 |
| 5.3 本章小结 | 第54-56页 |
| 6 性能测试 | 第56-62页 |
| 6.1 性能测试方案与测试平台 | 第56-57页 |
| 6.2 能量线性 | 第57-61页 |
| 6.3 系统稳定性 | 第61页 |
| 6.4 能量分辨率 | 第61-62页 |
| 7 总结与展望 | 第62-64页 |
| 7.1 总结 | 第62页 |
| 7.2 展望 | 第62-64页 |
| 致谢 | 第64-66页 |
| 参考文献 | 第66-69页 |