| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第10-14页 |
| 1.1 课题背景及研究意义 | 第10页 |
| 1.2 课题国内外研究现状 | 第10-12页 |
| 1.2.1 国外发展现状 | 第11页 |
| 1.2.2 国内发展现状 | 第11-12页 |
| 1.3 课题主要研究内容 | 第12页 |
| 1.4 论文的组织架构 | 第12-14页 |
| 2 系统整体设计 | 第14-22页 |
| 2.1 海洋 CSEM 勘探介绍 | 第14-16页 |
| 2.1.1 海洋 CSEM 的基本工作原理 | 第14页 |
| 2.1.2 海洋 CSEM 的仪器设备 | 第14-16页 |
| 2.2 系统主要技术指标 | 第16页 |
| 2.3 关键技术研究 | 第16-20页 |
| 2.3.1 超低噪声低频微弱信号放大 | 第16-18页 |
| 2.3.2 高精度时钟同步 | 第18-19页 |
| 2.3.3 长时间序列数据可靠存储 | 第19页 |
| 2.3.4 低功耗 | 第19-20页 |
| 2.4 系统总体架构 | 第20-21页 |
| 2.5 本章小结 | 第21-22页 |
| 3 电磁数据记录仪硬件 | 第22-30页 |
| 3.1 前置放大电路硬件 | 第22-23页 |
| 3.1.1 电场放大 | 第22-23页 |
| 3.1.2 磁场放大 | 第23页 |
| 3.2 采样存储硬件系统 | 第23-25页 |
| 3.2.1 控制系统硬件电路 | 第23-25页 |
| 3.2.2 AD 采集电路 | 第25页 |
| 3.3 电源模块 | 第25-26页 |
| 3.4 高精度同步时钟硬件 | 第26-28页 |
| 3.4.1 高精度时钟温度补偿硬件电路 | 第27页 |
| 3.4.2 时钟标定硬件电路 | 第27-28页 |
| 3.5 硬件实物图 | 第28-29页 |
| 3.6 本章小结 | 第29-30页 |
| 4 电磁数据记录仪 FPGA 设计 | 第30-44页 |
| 4.1 FPGA 设计流程 | 第30-31页 |
| 4.2 数据采集逻辑 | 第31-36页 |
| 4.2.1 AD 驱动逻辑 | 第31-33页 |
| 4.2.2 乒乓操作 | 第33-34页 |
| 4.2.3 调制解调时钟发生逻辑 | 第34-35页 |
| 4.2.4 RTC 模块 | 第35-36页 |
| 4.2.5 PGA 驱动设计 | 第36页 |
| 4.3 时钟标定 SOPC 设计 | 第36-43页 |
| 4.3.1 NIOS II 搭建 | 第38-39页 |
| 4.3.2 采样校准 | 第39-40页 |
| 4.3.3 DA 驱动 | 第40页 |
| 4.3.4 AD 驱动 | 第40-42页 |
| 4.3.5 软件设计 | 第42-43页 |
| 4.4 本章小结 | 第43-44页 |
| 5 电磁数据记录仪软件 | 第44-51页 |
| 5.1 总体设计 | 第44-45页 |
| 5.2 待机模式 | 第45-46页 |
| 5.3 甲板模式 | 第46-47页 |
| 5.3.1 授时校时设计 | 第46页 |
| 5.3.2 系统参数配置 | 第46-47页 |
| 5.4 采集模式 | 第47-50页 |
| 5.4.1 FATFS 文件系统与数据存储协议 | 第47-48页 |
| 5.4.2 FSMC 与 CF 卡存储设计 | 第48-50页 |
| 5.5 本章小结 | 第50-51页 |
| 6 测试结果 | 第51-58页 |
| 6.1 电磁场前置放大电路幅频特性 | 第51-52页 |
| 6.2 电磁场前置放大电路输入电阻测试 | 第52页 |
| 6.3 功耗测试 | 第52-53页 |
| 6.4 噪声测试 | 第53-54页 |
| 6.5 时漂测试 | 第54-55页 |
| 6.6 磁场传感器测试 | 第55-56页 |
| 6.7 野外试验 | 第56-58页 |
| 7 总结与展望 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 致谢 | 第62-63页 |
| 个人简历 | 第63-64页 |
| 硕士期间发表（录用）论文情况 | 第64-65页 |
| Catalogue | 第65-67页 |
| 1 Preface | 第67-73页 |
| 1.1 The Topic Background and Research Significance | 第67-68页 |
| 1.2 Present Status of Domestic and International Research | 第68-70页 |
| 1.2.1 Present Status of International Research | 第68-69页 |
| 1.2.2 Present Status of Domestic Research | 第69-70页 |
| 1.3 Main Research Content of The Subject | 第70-71页 |
| 1.4 The Frame of The Paper | 第71-73页 |
| 2 The Overall Design of The System | 第73-85页 |
| 2.1 Introduction of The Marine CSEM Exploration | 第73-76页 |
| 2.1.1 Fundamental Work Principle of Marine CSEM | 第73-74页 |
| 2.1.2 Marine CSEM Instrument | 第74-76页 |
| 2.2 Main Technology Parameters of The System | 第76页 |
| 2.3 Key Technology | 第76-82页 |
| 2.3.1 The Amplification of The Weak Signal with Ultra-Low Noise and Low Frequency | 第76-79页 |
| 2.3.2 High-Precision Clock Synchronization | 第79-80页 |
| 2.3.3 Reliable Storage of Long Time Series Data | 第80-81页 |
| 2.3.4 Low Power Consumption | 第81-82页 |
| 2.4 System Overall Framework | 第82-83页 |
| 2.5 The Summary of This Chapter | 第83-85页 |
| 3 The Hardware of Electromagnetic Data Recorder | 第85-95页 |
| 3.1 The Preamplifier Circuit | 第85-87页 |
| 3.1.1 Amplification of Electric Field | 第85-86页 |
| 3.1.2 Magnetic Amplifier | 第86-87页 |
| 3.2 Sampling and Storage System | 第87-89页 |
| 3.2.1 Hardware Circuit of The Control System | 第87-88页 |
| 3.2.2 The AD Sampling Circuit | 第88-89页 |
| 3.3 The Power Supply Module | 第89-91页 |
| 3.4 High Precision Synchronous Clock Hardware | 第91-92页 |
| 3.4.1 High Precision Clock Temperature Compensation Circuit Hardware | 第91-92页 |
| 3.4.2 The Clock Calibration Hardware Circuit | 第92页 |
| 3.5 Hardware Physical Figure | 第92-94页 |
| 3.6 The Summary of This Chapter | 第94-95页 |
| 4 The FPGA Design of The Electromagnetic Data Recorder | 第95-113页 |
| 4.1 The FPGA Design Flow | 第95-96页 |
| 4.2 Data Collection Logic | 第96-103页 |
| 4.2.1 AD Drive Logic | 第96-99页 |
| 4.2.2 The Ping-Pong Operation | 第99-100页 |
| 4.2.3 Modem Generator | 第100-101页 |
| 4.2.4 RTC Module | 第101-103页 |
| 4.2.5 PGA Driven Design | 第103页 |
| 4.3 The Clock Calibration SOPC Design | 第103-112页 |
| 4.3.1 NIOS II Design | 第105-107页 |
| 4.3.2 Sampling The Calibration | 第107-108页 |
| 4.3.3 DA Drive | 第108-109页 |
| 4.3.4 AD Driver | 第109-111页 |
| 4.3.5 The Software Design | 第111-112页 |
| 4.4 The summary of This Chapter | 第112-113页 |
| 5 The Software of The Electromagnetic Data Recorder | 第113-121页 |
| 5.1 The Overall Design | 第113-114页 |
| 5.2 Standby Mode | 第114-115页 |
| 5.3 Deck Model | 第115-117页 |
| 5.3.1 Synchronous Design | 第115-116页 |
| 5.3.2 System Parameter Configuration | 第116-117页 |
| 5.4 Acquisition Mode | 第117-120页 |
| 5.4.1 FATFS File System and Data Storage Protocol | 第117-118页 |
| 5.4.2 Design of FSMC and CF Card | 第118-120页 |
| 5.5 The Summary of This Chapter | 第120-121页 |
| 6 Test Results | 第121-130页 |
| 6.1 Electromagnetic Preamplifier Circuit Amplitude Frequency Characteristic | 第121-122页 |
| 6.2 Electromagnetic Preamplifier Circuit Input Resistance Test | 第122页 |
| 6.3 Power Consumption Test | 第122-124页 |
| 6.4 Noise Test | 第124-125页 |
| 6.5 Synchronous Test | 第125-126页 |
| 6.6 Magnetic Field Sensor Test | 第126-127页 |
| 6.7 Field Test | 第127-130页 |
| 7 Summary and Outlook | 第130-131页 |
| Reference | 第131-135页 |
| Acknowledgements | 第135-136页 |
| Resume | 第136-137页 |
| Published Paper | 第137-138页 |
