| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第8-10页 |
| 插图索引 | 第10-11页 |
| 附表索引 | 第11-12页 |
| 第1章 绪论 | 第12-17页 |
| 1.1 研究背景与意义 | 第12-13页 |
| 1.2 研究内容 | 第13-15页 |
| 1.2.1 硬件设计可重构技术 | 第14页 |
| 1.2.2 硬件设计低功耗技术 | 第14-15页 |
| 1.3 本文的主要工作 | 第15-16页 |
| 1.4 本文结构 | 第16-17页 |
| 第2章 相关研究 | 第17-34页 |
| 2.1 哈希算法在硬件中的应用 | 第17-18页 |
| 2.2 SHA-3 候选算法及其硬件实现性能分析 | 第18-25页 |
| 2.2.1 JH 算法 | 第19-21页 |
| 2.2.2 KECCAK 算法 | 第21-25页 |
| 2.3 硬件实现优化方法 | 第25-33页 |
| 2.3.1 基于 FPGA 的可重构技术 | 第25-29页 |
| 2.3.2 硬件低功耗设计技术 | 第29-33页 |
| 2.4 小结 | 第33-34页 |
| 第3章 版本可选择 JH 算法硬件实现 | 第34-42页 |
| 3.1 版本可选择 JH 算法的结构 | 第34-36页 |
| 3.2 关键部件实现策略 | 第36页 |
| 3.3 状态机设计 | 第36-37页 |
| 3.4 版本可选择 JH 算法硬件实现的功能仿真 | 第37-39页 |
| 3.5 版本可选择 JH 算法实验结果比较与分析 | 第39-41页 |
| 3.6 小结 | 第41-42页 |
| 第4章 低功耗 JH 算法硬件实现 | 第42-50页 |
| 4.1 关键部件的算法改进 | 第42-43页 |
| 4.2 低功耗 JH 算法的结构 | 第43-44页 |
| 4.3 状态机设计 | 第44-46页 |
| 4.4 低功耗 JH 算法硬件实现的功能仿真 | 第46页 |
| 4.5 低功耗 JH 算法实验结果比较与分析 | 第46-49页 |
| 4.6 小结 | 第49-50页 |
| 第5章 低功耗 KECCAK 算法的硬件实现 | 第50-57页 |
| 5.1 低功耗 KECCAK 算法的结构 | 第50-51页 |
| 5.2 状态机设计 | 第51-53页 |
| 5.3 低功耗 KECCAK 算法硬件实现的功能仿真 | 第53-54页 |
| 5.4 低功耗 KECCAK 算法实验结果比较与分析 | 第54-56页 |
| 5.5 小结 | 第56-57页 |
| 结论 | 第57-59页 |
| 参考文献 | 第59-64页 |
| 致谢 | 第64-65页 |
| 附录 A 攻读硕士学位期间发表论文目录 | 第65-66页 |
| 附录 B 攻读硕士学位期间所参与的项目 | 第66页 |