| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景及意义 | 第16-17页 |
| 1.2 研究现状概述 | 第17-18页 |
| 1.2.1 数字图像处理系统平台及实时处理算法的研究现状 | 第17页 |
| 1.2.2 USB3.0 传输技术的发展现状 | 第17-18页 |
| 1.3 论文的主要内容及结构安排 | 第18-20页 |
| 1.3.1 论文完成的主要工作以及内容 | 第18-19页 |
| 1.3.2 论文的结构安排 | 第19-20页 |
| 第二章 FPGA与多核DSP图像处理系统的总体方案及硬件平台设计 | 第20-38页 |
| 2.1 图像处理系统的整体方案设计及选型 | 第20-23页 |
| 2.2 USB3.0 传输技术简介 | 第23-24页 |
| 2.3 uPP传输技术简介 | 第24-25页 |
| 2.4 系统硬件开发工具以及FPGA开发流程简介 | 第25-28页 |
| 2.5 系统平台的硬件电路设计 | 第28-38页 |
| 2.5.1 USB3.0 传输模块的设计 | 第28-29页 |
| 2.5.2 SDI格式数据缓冲模块的设计 | 第29-30页 |
| 2.5.3 PAL制图像采集以及显示模块的设计 | 第30-32页 |
| 2.5.4 系统图像缓存模块的设计 | 第32-33页 |
| 2.5.5 DVI显示模块的设计 | 第33-34页 |
| 2.5.6 系统的整体时钟网络设计 | 第34-36页 |
| 2.5.7 系统的整体电源网络设计及系统硬件展示 | 第36-38页 |
| 第三章 FPGA与多核DSP图像处理系统的受控实现 | 第38-68页 |
| 3.1 系统时钟控制模块的实现 | 第38-46页 |
| 3.1.1 CDCE62005设计参数的确定 | 第38-44页 |
| 3.1.2 通过SPI接口向CDCE62005写入参数 | 第44-46页 |
| 3.2 系统电源控制模块的实现以及多核DSP的复位控制 | 第46-51页 |
| 3.2.1 系统DSP电源方案的选择 | 第46-48页 |
| 3.2.2 使用FPGA完成DSP的上电、启动和复位操作 | 第48-51页 |
| 3.3 USB3.0 图像数据输入模块的实现 | 第51-62页 |
| 3.3.1 USB3.0 输入模块PC客户端 | 第52-53页 |
| 3.3.2 USB3.0 子系统 | 第53-59页 |
| 3.3.3 USB3.0 输入模块FPGA子系统 | 第59-62页 |
| 3.4 u PP通信模块的实现 | 第62-66页 |
| 3.4.1 uPP外设接口说明 | 第62-64页 |
| 3.4.2 uPP通信模块的FPGA实现 | 第64页 |
| 3.4.3 uPP通信模块的DSP实现 | 第64-65页 |
| 3.4.4 DSP与FPGA之间UPP通信模块的回环测试 | 第65-66页 |
| 3.5 DVI显示模块的控制实现 | 第66-68页 |
| 第四章 图像形状特征提取算法研究与实现 | 第68-84页 |
| 4.1 图像目标追踪算法简介 | 第68-69页 |
| 4.2 灰度图像的中值滤波预处理 | 第69-71页 |
| 4.3 灰度图像二值化及Sobel边缘提取 | 第71-74页 |
| 4.4 二值化图像的腐蚀膨胀处理 | 第74-75页 |
| 4.5 二值图像连通域实时标记及质心运算 | 第75-84页 |
| 4.5.1 连通域标记的算法描述及软件仿真 | 第75-81页 |
| 4.5.2 连通域标记算法的硬件实时实现 | 第81-84页 |
| 第五章 总结与展望 | 第84-86页 |
| 参考文献 | 第86-88页 |
| 致谢 | 第88-90页 |
| 作者简介 | 第90-91页 |
