DS/FH通信系统基带单元设计与FPGA实现
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 引言 | 第11-12页 |
| 1.2 扩频技术研究现状及发展趋势 | 第12-13页 |
| 1.3 课题来源与研究意义 | 第13-14页 |
| 1.4 论文主要内容和结构安排 | 第14-15页 |
| 第2章 扩频通信基本理论 | 第15-25页 |
| 2.1 扩频通信理论基础 | 第15-16页 |
| 2.2 常用扩频系统的分类 | 第16-21页 |
| 2.2.1 直接序列扩频系统 | 第16-18页 |
| 2.2.2 跳变频率扩频通信系统 | 第18-20页 |
| 2.2.3 DS/FH混合扩频通信系统 | 第20-21页 |
| 2.3 DS/FH混合扩频通信系统抗干扰性分析 | 第21-24页 |
| 2.3.1 宽带干扰 | 第21-22页 |
| 2.3.2 窄带干扰 | 第22-23页 |
| 2.3.3 多频干扰 | 第23-24页 |
| 2.3.4 部分频带干扰 | 第24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 综合基带系统方案设计和仿真 | 第25-53页 |
| 3.1 综合基带系统信号传输流程 | 第25-26页 |
| 3.2 综合基带系统协议帧结构设计 | 第26-31页 |
| 3.2.1 数据帧结构设计 | 第26-27页 |
| 3.2.2 前导序列的结构和作用 | 第27-29页 |
| 3.2.3 勤务定时序列的结构和作用 | 第29-31页 |
| 3.3 扩频序列的设计 | 第31-36页 |
| 3.3.1 直接扩频序列设计 | 第31-33页 |
| 3.3.2 跳频图案设计 | 第33-36页 |
| 3.4 码片级π/4 - DQPSK调制 | 第36-39页 |
| 3.5 系统同步方案设计与仿真 | 第39-46页 |
| 3.5.1 系统同步方案设计 | 第40-41页 |
| 3.5.2 接收端门限判决方案的选择 | 第41-45页 |
| 3.5.3 同步保持方案 | 第45页 |
| 3.5.4 系统同步性能仿真 | 第45-46页 |
| 3.6 固定时延咬尾卷积码译码算法 | 第46-50页 |
| 3.6.1 咬尾卷积码译码算法描述 | 第47-49页 |
| 3.6.2 咬尾卷积码译码算法仿真与分析 | 第49-50页 |
| 3.7 系统性能分析 | 第50-52页 |
| 3.8 本章小结 | 第52-53页 |
| 第4章 发射端基带单元的FPGA实现 | 第53-64页 |
| 4.1 扩频模块的FPGA实现 | 第54-56页 |
| 4.2 组帧控制模块的FPGA实现 | 第56-57页 |
| 4.3 频率切换控制模块的FPGA实现 | 第57-59页 |
| 4.4 基带成形滤波模块的FPGA实现 | 第59-63页 |
| 4.5 本章小结 | 第63-64页 |
| 第5章 接收端基带单元的FPGA实现 | 第64-79页 |
| 5.1 匹配滤波模块的FPGA实现 | 第65-66页 |
| 5.2 信号检测与同步模块的FPGA实现 | 第66-70页 |
| 5.3 解扩模块的FPGA实现 | 第70-71页 |
| 5.4 咬尾卷积码译码模块的FPGA实现 | 第71-78页 |
| 5.4.1 软信息计算与更新模块 | 第72-74页 |
| 5.4.2 初始状态选择模块 | 第74-75页 |
| 5.4.3 维特比译码模块 | 第75-78页 |
| 5.5 本章小结 | 第78-79页 |
| 第6章 总结与展望 | 第79-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-85页 |
| 附录 | 第85页 |
