摘要 | 第5-6页 |
Abstract | 第6-7页 |
第1章 绪论 | 第11-17页 |
1.1 研究背景 | 第11-13页 |
1.1.1 DRAM存储器的研究背景 | 第11-12页 |
1.1.2 实时嵌入式系统的相关背景 | 第12-13页 |
1.2 研究目的和意义 | 第13-14页 |
1.3 相关研究现状 | 第14页 |
1.4 论文组织结构 | 第14-17页 |
第2章 存储体系层次结构介绍 | 第17-29页 |
2.1 计算机存储体系层次结构 | 第17-18页 |
2.2 共享总线多处理器系统中的DRAM存储器子系统 | 第18-19页 |
2.3 Cache基本原理 | 第19-21页 |
2.3.1 Cache的提出 | 第19页 |
2.3.2 Cache的理论根据 | 第19页 |
2.3.3 Cache的工作原理 | 第19-20页 |
2.3.4 Cache的映射规则 | 第20-21页 |
2.3.5 经典的Cache替换算法 | 第21页 |
2.4 DRAM工作原理 | 第21-25页 |
2.4.1 DRAM的总体结构 | 第21-22页 |
2.4.2 CHANNEL的结构 | 第22页 |
2.4.3 RANK的结构 | 第22-23页 |
2.4.4 BANK的结构 | 第23-24页 |
2.4.5 存储器控制器的结构 | 第24页 |
2.4.6 DRAM的访问时序 | 第24-25页 |
2.5 Row-Buffer冲突的相关知识 | 第25-27页 |
2.5.1 Row-Buffer冲突现象 | 第25-26页 |
2.5.2 Row-Buffer冲突产生的根源 | 第26-27页 |
2.6 本章小结 | 第27-29页 |
第3章 存储管理策略设计与分析 | 第29-47页 |
3.1 影响DRAM性能的两个主要因素 | 第29-31页 |
3.2 工作平台的选择 | 第31-35页 |
3.3 程序访存信息的统计方法设计 | 第35-36页 |
3.4 页着色策略设计 | 第36-40页 |
3.4.1 地址映射 | 第36-37页 |
3.4.2 针对Cache的页着色策略设计 | 第37-39页 |
3.4.3 针对DRAM的页着色策略设计 | 第39-40页 |
3.5 基于页着色的内存管理设计 | 第40-43页 |
3.5.1 线性地址分页模式 | 第40-41页 |
3.5.2 伙伴系统 | 第41-42页 |
3.5.3 基于页着色的内存管理框架 | 第42-43页 |
3.6 存储器控制器调度策略的选择 | 第43-45页 |
3.6.1 Close Page Mode调度策略 | 第43-44页 |
3.6.2 Open Page Mode调度策略 | 第44-45页 |
3.7 本章小结 | 第45-47页 |
第4章 基于页着色的内存管理实现 | 第47-65页 |
4.1 Sparc64体系结构的内存管理 | 第47-48页 |
4.2 基于页着色内存管理的实地址层实现 | 第48-53页 |
4.2.1 数据结构 | 第48-49页 |
4.2.2 分配物理页面过程 | 第49-53页 |
4.2.3 查找颜色的过程 | 第53页 |
4.3 基于页着色内存管理的虚地址层实现 | 第53-56页 |
4.3.1 数据结构 | 第53-55页 |
4.3.2 基于页着色内存管理的虚实地址映射 | 第55-56页 |
4.4 基于页着色内存管理的用户接口层实现 | 第56-58页 |
4.4.1 系统调用 | 第56-57页 |
4.4.2 colormaps文件 | 第57-58页 |
4.5 GEMS模拟器Ruby模块的修改 | 第58-63页 |
4.5.1 MemoryControl类的外部环境 | 第58-59页 |
4.5.2 MemoryControl类的内部细节 | 第59-61页 |
4.5.3 Open Page Mode调度策略在Ruby中的实现 | 第61-63页 |
4.6 本章小结 | 第63-65页 |
第5章 实验结果与分析 | 第65-75页 |
5.1 实验配置情况介绍 | 第65-68页 |
5.1.1 测试程序 | 第65-66页 |
5.1.2 实验环境 | 第66-68页 |
5.2 统计程序访存信息实验部分 | 第68-72页 |
5.3 页着色技术对比实验部分 | 第72-74页 |
5.4 本章小结 | 第74-75页 |
第6章 总结与展望 | 第75-77页 |
6.1 工作总结 | 第75页 |
6.2 后续工作展望 | 第75-77页 |
参考文献 | 第77-81页 |
致谢 | 第81-83页 |
科研项目和论文发表情况 | 第83页 |