| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-8页 |
| 第1章 绪论 | 第13-17页 |
| 1.0 课题研究背景 | 第13-14页 |
| 1.1 课题研究现状 | 第14-15页 |
| 1.2 课题研究内容和目标 | 第15-17页 |
| 第2章 CCD工业相机的系统构成 | 第17-33页 |
| 2.1 AD9923A | 第17-25页 |
| 2.1.1 工作原理 | 第17-19页 |
| 2.1.2 相关驱动时序的产生 | 第19-23页 |
| 2.1.3 内部寄存器布局 | 第23-25页 |
| 2.2 SONY CCD | 第25-29页 |
| 2.2.1 CCD的原理 | 第25-27页 |
| 2.2.2 CCD的发展历程 | 第27-28页 |
| 2.2.3 CCD的采集模式 | 第28-29页 |
| 2.3 MachXO2 | 第29-31页 |
| 2.3.1 芯片介绍 | 第29-30页 |
| 2.3.2 Diamond软件介绍 | 第30-31页 |
| 2.4 CY7C68013A | 第31-33页 |
| 2.4.1 芯片简介 | 第31页 |
| 2.4.2 相关固件程序 | 第31-33页 |
| 第3章 AD9923A的Master模式 | 第33-61页 |
| 3.1 方案的原理 | 第33-34页 |
| 3.1.1 基于AD9923A/CCD/CY7C68013的方案 | 第33-34页 |
| 3.1.2 基于AD9923A/CCD/FPGA/CY7C68013的方案 | 第34页 |
| 3.2 PCB工程的设计 | 第34-42页 |
| 3.2.1 工程原理图的设计 | 第34-37页 |
| 3.2.2 电路板结构的规划 | 第37-38页 |
| 3.2.3 工程PCB图的设计 | 第38-40页 |
| 3.2.4 准备生产文件 | 第40-42页 |
| 3.3 编写驱动时序 | 第42-48页 |
| 3.3.1 主机模式上电顺序 | 第42-43页 |
| 3.3.2 CCD工作时序图的分析 | 第43-45页 |
| 3.3.3 配置AD的寄存器 | 第45-48页 |
| 3.4 电路板的调试 | 第48-56页 |
| 3.4.1 USB固件烧写 | 第49-50页 |
| 3.4.2 FPGA程序编写和烧写 | 第50页 |
| 3.4.3 搭建系统进行测试 | 第50-56页 |
| 3.5 时序部分的调试 | 第56-61页 |
| 3.5.1 可能遇到的问题以及解决方法 | 第56-57页 |
| 3.5.2 调试案例分析 | 第57页 |
| 3.5.3 调试方法的改进 | 第57-58页 |
| 3.5.4 多场模式下的注意事项 | 第58-61页 |
| 第4章 AD9923A的Slave模式 | 第61-77页 |
| 4.1 方案的原理 | 第61-62页 |
| 4.1.1 AD/FPGA/CCD/68013的关系 | 第61-62页 |
| 4.1.2 从机模式的上电顺序 | 第62页 |
| 4.2 FPGA程序的设计 | 第62-66页 |
| 4.2.1 程序的HDL图表 | 第62-63页 |
| 4.2.2 部分FPGA程序介绍 | 第63-66页 |
| 4.3 FPGA的作用 | 第66-74页 |
| 4.3.1 产生同步信号 | 第66-69页 |
| 4.3.2 接受12C传递的参数 | 第69-71页 |
| 4.3.3 FIFO缓存 | 第71-74页 |
| 4.4 电源方案的改进 | 第74-77页 |
| 4.4.1 初期的电源方案 | 第75页 |
| 4.4.2 改进的电源方案 | 第75-77页 |
| 第5章 Slave Mode下外触发、长曝光等功能的实现 | 第77-97页 |
| 5.1 外触发 | 第77-84页 |
| 5.1.1 mode 0连续采集 | 第77-78页 |
| 5.1.2 mode 1触发连续 | 第78页 |
| 5.1.3 mode 2触发单帧 | 第78-82页 |
| 5.1.4 单帧触发的相关程序 | 第82-83页 |
| 5.1.5 对比主机模式的外触发 | 第83-84页 |
| 5.2 长时间曝光 | 第84-89页 |
| 5.2.1 长曝光的原理 | 第84-86页 |
| 5.2.2 长曝光相关程序设计 | 第86-88页 |
| 5.2.3 对比主机模式的长曝光 | 第88-89页 |
| 5.3 Strobe与Mshut相关测试 | 第89-97页 |
| 5.3.1 由AD9923A输出Strobe和Mshut | 第89-91页 |
| 5.3.2 由FPGA输出Strobe和Mshut | 第91-92页 |
| 5.3.3 耦隔离模块的测试 | 第92-97页 |
| 第6章 课题成果展示 | 第97-112页 |
| 6.1 课题研究系统装置及图像展示 | 第97-102页 |
| 6.1.1 系统及装置展示 | 第97-99页 |
| 6.1.2 相机拍摄的图像 | 第99-102页 |
| 6.2 使用AD9995的UHCCD简介 | 第102页 |
| 6.3 使用AD9923A的UHCCD介绍 | 第102-105页 |
| 6.3.1 U1型电路板方案 | 第102-104页 |
| 6.3.2 U2型电路板方案 | 第104-105页 |
| 6.4 使用AD9923A的LH(E)CCD介绍 | 第105-106页 |
| 6.5 使用AD9923A的IH(E)CCD介绍 | 第106-111页 |
| 6.5.1 I1型电路板方案 | 第106-108页 |
| 6.5.2 I2型电路板方案 | 第108-111页 |
| 6.6 各自的优势和相对的改进 | 第111-112页 |
| 第7章 总结与展望 | 第112-115页 |
| 参考文献 | 第115-118页 |
| 作者简历 | 第118页 |
