多速率综合误码测试平台的设计与研发
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-11页 |
| 1.1 项目研究背景 | 第8页 |
| 1.2 国内外研究现状 | 第8-9页 |
| 1.3 本文主要内容与结构安排 | 第9-11页 |
| 2 平台基本工作原理 | 第11-20页 |
| 2.1 误码测试原理 | 第11页 |
| 2.2 误码的产生与测试 | 第11-12页 |
| 2.3 伪随机序列（PRBS） | 第12页 |
| 2.4 时钟数据恢复电路在误码测试中的应用 | 第12-14页 |
| 2.5 高速信号抖动 | 第14-15页 |
| 2.6 高速信号眼图测试与分析 | 第15-17页 |
| 2.7 MDIO通信协议 | 第17-19页 |
| 2.8 本章小结 | 第19-20页 |
| 3 设计方案与硬件实现 | 第20-33页 |
| 3.1 VSC8248模块方案与硬件实现 | 第21-28页 |
| 3.2 Gearbox模块方案与硬件实现 | 第28-32页 |
| 3.3 本章小结 | 第32-33页 |
| 4 高速电路信号完整性 | 第33-42页 |
| 4.1 高速信号通道阻抗匹配设计 | 第33-39页 |
| 4.2 高速信号通道带宽设计 | 第39-40页 |
| 4.3 高速信号加重与均衡处理 | 第40-41页 |
| 4.4 本章小结 | 第41-42页 |
| 5 下位机程序设计 | 第42-50页 |
| 5.1 系统初始化程序 | 第43页 |
| 5.2 人机交互程序 | 第43-44页 |
| 5.3 高速信号误码检测程序 | 第44-45页 |
| 5.4 时钟芯片输出时钟设定程序 | 第45-47页 |
| 5.5 通信程序 | 第47-48页 |
| 5.6 上位机通信接口 | 第48-49页 |
| 5.7 本章小结 | 第49-50页 |
| 6 系统调试与测试结果分析 | 第50-59页 |
| 6.1 VSC8248模块调试与结果分析 | 第51-55页 |
| 6.2 Gearbox模块调试与结果分析 | 第55-58页 |
| 6.3 本章小结 | 第58-59页 |
| 7 总结及展望 | 第59-61页 |
| 7.1 总结 | 第59-60页 |
| 7.2 展望 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-64页 |
