VHDL到MSVL转换的关键问题研究
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 研究背景与意义 | 第14-15页 |
| 1.2 国内外研究现状 | 第15-16页 |
| 1.3 研究内容及章节安排 | 第16-20页 |
| 第二章 相关背景 | 第20-32页 |
| 2.1 硬件设计语言VHDL | 第20-24页 |
| 2.1.1 VHDL程序基本结构 | 第20-21页 |
| 2.1.2 VHDL语言要素 | 第21-23页 |
| 2.1.3 程序语句 | 第23-24页 |
| 2.2 时序逻辑语言MSVL | 第24-27页 |
| 2.2.1 MSVL基本设计单元 | 第24-25页 |
| 2.2.2 MSVL语言要素 | 第25-26页 |
| 2.2.3 MSVL程序语句 | 第26-27页 |
| 2.3 MSVL编译器 | 第27-30页 |
| 2.3.1 MSVL编译器MC界面 | 第27-28页 |
| 2.3.2 MSVL编译器执行模式 | 第28-30页 |
| 2.4 本章小结 | 第30-32页 |
| 第三章 VHDL到MSVL转换系统设计与实现 | 第32-46页 |
| 3.1 转换系统系统设计架构 | 第32-33页 |
| 3.2 词法分析器 | 第33-37页 |
| 3.3 语法分析器 | 第37-41页 |
| 3.4 语法树存储 | 第41-44页 |
| 3.5 翻译流程 | 第44-45页 |
| 3.6 本章小结 | 第45-46页 |
| 第四章 系统存在的关键问题以及解决方法 | 第46-64页 |
| 4.1 变量管理问题 | 第46-50页 |
| 4.2 函数名重名问题 | 第50-52页 |
| 4.3 元件间的嵌套调用 | 第52-54页 |
| 4.4 库、包文件解析 | 第54-58页 |
| 4.5 接口映射 | 第58-60页 |
| 4.6 统一处理的输入输出 | 第60-62页 |
| 4.7 本章小结 | 第62-64页 |
| 第五章 实时仿真 | 第64-72页 |
| 5.1 仿真器实现 | 第64-65页 |
| 5.2 测试流程和应用实例 | 第65-71页 |
| 5.3 本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 本文工作总结 | 第72页 |
| 6.2 工作展望 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-81页 |
