16位RISC处理器的设计和FPGA实现
| 中文摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究背景和意义 | 第9-10页 |
| 1.2 微处理器的研究现状 | 第10-12页 |
| 1.3 论文结构 | 第12-14页 |
| 第二章 RISC技术和流水线技术简介 | 第14-22页 |
| 2.1 微处理器概述 | 第14-15页 |
| 2.2 RISC概述 | 第15-18页 |
| 2.2.1 RISC简介 | 第15-16页 |
| 2.2.2 RISC与CISC比较 | 第16-18页 |
| 2.3 流水线技术 | 第18-21页 |
| 2.4 小结 | 第21-22页 |
| 第三章 流水线结构的逻辑设计 | 第22-41页 |
| 3.1 指令集的设计 | 第22-23页 |
| 3.1.1 MIPS指令系统 | 第22-23页 |
| 3.1.2 指令集的设计 | 第23页 |
| 3.2 MAC结构的设计 | 第23-31页 |
| 3.2.1 新型的Booth算法 | 第24-26页 |
| 3.2.2 华莱士树 | 第26-28页 |
| 3.2.3 超前进位加法器 | 第28-30页 |
| 3.2.4 MAC的整体结构 | 第30-31页 |
| 3.3 五级流水线结构的设计 | 第31-35页 |
| 3.3.1 流水线的指令取出阶段(IF) | 第32页 |
| 3.3.2 流水线的指令译码阶段(ID) | 第32-33页 |
| 3.3.3 流水线的控制逻辑执行阶段(FLE) | 第33-34页 |
| 3.3.4 流水线的运算阶段(AU) | 第34页 |
| 3.3.5 流水线的寄存器组(REF) | 第34-35页 |
| 3.4 流水线相关性问题及其解决方案 | 第35-40页 |
| 3.4.1 结构相关 | 第35-37页 |
| 3.4.2 数据相关 | 第37-39页 |
| 3.4.3 控制相关 | 第39-40页 |
| 3.5 小结 | 第40-41页 |
| 第四章 RISC处理器的功能仿真和FPGA验证 | 第41-68页 |
| 4.1 验证工具介绍 | 第41-43页 |
| 4.2 流水线结构的功能仿真 | 第43-61页 |
| 4.2.1 MAC结构的仿真 | 第44-46页 |
| 4.2.2 流水线指令取出阶段的仿真 | 第46-47页 |
| 4.2.3 流水线指令译码阶段的仿真 | 第47-50页 |
| 4.2.4 流水线控制逻辑执行阶段的仿真 | 第50-52页 |
| 4.2.5 流水线运算阶段的仿真 | 第52-55页 |
| 4.2.6 流水线寄存器组的仿真 | 第55-58页 |
| 4.2.7 流水线的整体结构的仿真 | 第58-61页 |
| 4.3 流水线结构的静态时序分析 | 第61-65页 |
| 4.3.1 建立时间(Setup Time) | 第62-63页 |
| 4.3.2 保持时间(Hold Time) | 第63-65页 |
| 4.4 FPGA验证 | 第65-67页 |
| 4.4.1 FPGA的结构简介 | 第65-66页 |
| 4.4.2 FPGA验证 | 第66-67页 |
| 4.5 小结 | 第67-68页 |
| 第五章 主要结论 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 在校期间研究成果 | 第73-74页 |
| 致谢 | 第74页 |
