| 摘要 | 第6-7页 |
| Abstract | 第7-8页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 课题研究背景及意义 | 第11-14页 |
| 1.1.1 课题的相关技术在国内外发展的状况 | 第11-13页 |
| 1.1.2 课题的研究意义 | 第13-14页 |
| 1.2 研究目的和主要技术路线 | 第14-15页 |
| 1.3 课题研究与实现的难点 | 第15页 |
| 1.4 论文的主要工作及章节安排 | 第15-17页 |
| 第2章 Mali GPU结构及GPGPU技术 | 第17-32页 |
| 2.1 GPU架构综述 | 第17-20页 |
| 2.1.1 Mali-T604多核嵌入式GPU硬件结构 | 第18页 |
| 2.1.2 嵌入式CPU+GPU异构多核平台Exynos5250 SoC结构特征 | 第18-20页 |
| 2.2 GPGPU技术及Mali GPU编程结构 | 第20-30页 |
| 2.2.1 GPGPU的多任务并行模型 | 第21-22页 |
| 2.2.2 基于图形API的GPGPU计算框架 | 第22-23页 |
| 2.2.3 基于SIMT理念的GPGPU计算框架OpenCL | 第23-26页 |
| 2.2.4 Mali-T604 GPU编程特性 | 第26-30页 |
| 2.3 本章小结 | 第30-32页 |
| 第3章 Jpeg解码及Mepg4编码可并行性分析 | 第32-40页 |
| 3.1 Jpeg解码流程 | 第32-33页 |
| 3.2 Jpeg解码模块可并行性分析 | 第33-36页 |
| 3.2.1 LibJpeg中的熵解码模块分析 | 第33页 |
| 3.2.2 LibJpeg DCT变换模块分析 | 第33-36页 |
| 3.3 Mpeg4编码流程 | 第36-37页 |
| 3.4 Mpeg4编码模块分析 | 第37-39页 |
| 3.4.1 Mpeg4变换编码模块分析 | 第37页 |
| 3.4.2 Mpeg4运动估计模块分析 | 第37-39页 |
| 3.4.3 Mpeg4运动补偿模块分析 | 第39页 |
| 3.5 本章小结 | 第39-40页 |
| 第4章 并行编解码全局任务并行模型设计与实现 | 第40-49页 |
| 4.1 Jpeg并行解码计算模型 | 第40-43页 |
| 4.2 Mpeg4并行编码计算模型 | 第43-48页 |
| 4.3 本章小结 | 第48-49页 |
| 第5章 并行编解码功能模块具体实现 | 第49-64页 |
| 5.1 Jpeg并行解码模块实现 | 第49-53页 |
| 5.1.1 并行反量化及IDCT变换模块实现 | 第49-52页 |
| 5.1.2 并行色彩空间转换模块实现 | 第52-53页 |
| 5.2 Mpeg4并行编码模块实现 | 第53-63页 |
| 5.2.1 I帧编码中DCT变换和量化算法SIMD优化实现 | 第53-55页 |
| 5.2.2 P帧编码参考帧内插并行优化 | 第55-57页 |
| 5.2.3 基于Neon拓展指令集的运动估计SIMD优化实现 | 第57-58页 |
| 5.2.4 P帧编码运动补偿并行优化实现 | 第58-61页 |
| 5.2.5 P帧编码FDCT和量化模块并行优化实现 | 第61-62页 |
| 5.2.6 P帧编码反量化和IDCT变换并行优化实现 | 第62-63页 |
| 5.3 本章小结 | 第63-64页 |
| 第6章 并行编解码优化性能测试 | 第64-72页 |
| 6.1 测试环境搭建 | 第64页 |
| 6.2 Jpeg并行解码器优化效果测试 | 第64-66页 |
| 6.2.1 Jpeg并行解码器正确性测试 | 第64-65页 |
| 6.2.2 Jpeg并行解码器运算效率测试 | 第65-66页 |
| 6.3 Mpeg4并行编码器优化效果测试 | 第66-71页 |
| 6.3.1 Mpeg4并行编码器正确性测试 | 第67页 |
| 6.3.2 Mpeg4并行编码器性能测试 | 第67-71页 |
| 6.4 本章小结 | 第71-72页 |
| 总结和展望 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第79页 |
