基于高采样率的实时核信号数字采集技术研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 引言 | 第9-13页 |
| 1.1 研究背景及其意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10页 |
| 1.3 研究内容 | 第10-11页 |
| 1.4 论文结构安排 | 第11-13页 |
| 第2章 放射性的探测与测量 | 第13-17页 |
| 2.1 辐射事件的探测 | 第13页 |
| 2.2 核脉冲信号的特征 | 第13-16页 |
| 2.3 核信号的离散化处理 | 第16-17页 |
| 第3章 核信号采集方案及相关器件选型 | 第17-25页 |
| 3.1 总体方案设计 | 第17-18页 |
| 3.2 高速模数转换器及选型 | 第18-19页 |
| 3.3 可编程逻辑器件及选型 | 第19-22页 |
| 3.3.1 可编程逻辑器件的发展 | 第20页 |
| 3.3.2 可编程逻辑门阵列的特点 | 第20-21页 |
| 3.3.3 可编程逻辑器件选型 | 第21-22页 |
| 3.4 微控制器选型 | 第22-23页 |
| 3.5 课题开发工具介绍 | 第23-25页 |
| 3.5.1 ISE软件介绍 | 第23页 |
| 3.5.2 FPGA的开发流程 | 第23-25页 |
| 第4章 核信号采集硬件设计 | 第25-32页 |
| 4.1 电源模块设计 | 第25页 |
| 4.2 预处理电路设计 | 第25-27页 |
| 4.2.1 可调放大电路设计 | 第26-27页 |
| 4.2.2 数字偏置电压设置电路设计 | 第27页 |
| 4.3 高速采样电路 | 第27-29页 |
| 4.4 FPGA外围电路 | 第29-30页 |
| 4.5 STM32外围电路 | 第30-32页 |
| 第5章 FPGA的逻辑、信号处理模块设计 | 第32-53页 |
| 5.1 时钟模块设计 | 第32-34页 |
| 5.1.1 Xilinx DCM简介 | 第32-33页 |
| 5.1.2 时钟模块例化及仿真 | 第33-34页 |
| 5.2 高速采样控制模块 | 第34-35页 |
| 5.2.1 采样时序 | 第34-35页 |
| 5.2.2 采样控制模块设计 | 第35页 |
| 5.3 FIR滤波模块 | 第35-39页 |
| 5.3.1 基于Matlab的FIR滤波器设计 | 第35-37页 |
| 5.3.2 FIR滤波器在FPGA中的实现 | 第37页 |
| 5.3.3 FIR滤波器的对比 | 第37-39页 |
| 5.4 幅值提取模块 | 第39-41页 |
| 5.5 双端口RAM控制模块 | 第41-43页 |
| 5.5.1 双端口RAM简介 | 第41-42页 |
| 5.5.2 双端口RAM控制模块设计 | 第42-43页 |
| 5.6 FIFO控制模块设计 | 第43-45页 |
| 5.7 SPI数据传输模块设计 | 第45-53页 |
| 5.7.1 SPI数据接收模块设计 | 第47-50页 |
| 5.7.2 SPI数据发送模块设计 | 第50-53页 |
| 第6章软件设计 | 第53-61页 |
| 6.1 微控制器软件 | 第53-57页 |
| 6.1.1 SPI数据传输 | 第53-54页 |
| 6.1.2 USB转串口设计 | 第54-57页 |
| 6.2 上位机软件 | 第57-61页 |
| 6.2.1 通讯方式介绍 | 第57-59页 |
| 6.2.2 MFC的绘图功能介绍 | 第59-60页 |
| 6.2.3 数据处理介绍 | 第60-61页 |
| 第7章初步实验 | 第61-65页 |
| 7.1 高采样率系统实时处理能力分析 | 第61-63页 |
| 7.1.1 时钟质量分析 | 第61-62页 |
| 7.1.2 系统实时处理能力分析 | 第62-63页 |
| 7.2 实测信号采集 | 第63-64页 |
| 7.3 实测能谱 | 第64-65页 |
| 结论 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 攻读学位期间取得学术成果 | 第70页 |
