高压并联电抗器匝间保护研究
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第8-20页 |
| 1.1 电抗器保护的研究背景意义和平台 | 第8-13页 |
| 1.1.1 高压输电的发展和继电保护研究 | 第8-9页 |
| 1.1.2 神经网络的发展及应用 | 第9-11页 |
| 1.1.3 半实物实时仿真的发展及应用 | 第11-12页 |
| 1.1.4 电抗器匝间保护的研究意义 | 第12-13页 |
| 1.2 高压并联电抗器匝间保护研究意义 | 第13-18页 |
| 1.2.1 高压并联电抗器的保护配置 | 第13-16页 |
| 1.2.2 高压并联电抗器匝间保护的研究现状 | 第16-18页 |
| 1.3 本文的主要工作及创新点 | 第18-20页 |
| 第2章 功率方向匝间保护研究 | 第20-37页 |
| 2.1 功率方向匝间保护原理 | 第20-22页 |
| 2.1.1 零序功率方向匝间保护原理 | 第20-22页 |
| 2.1.2 负序功率方向匝间保护原理 | 第22页 |
| 2.2 高压并联电抗器仿真模型 | 第22-26页 |
| 2.3 功率方向匝间保护仿真 | 第26-36页 |
| 2.3.1 零序功率方向匝间保护仿真 | 第26-33页 |
| 2.3.2 负序功率方向匝间保护仿真 | 第33-36页 |
| 2.4 本章小结 | 第36-37页 |
| 第3章 绝对值比较式匝间保护研究 | 第37-44页 |
| 3.1 绝对值比较式匝间保护原理 | 第37-39页 |
| 3.1.1 零序绝对值比较式匝间保护原理 | 第37-38页 |
| 3.1.2 负序阻抗的匝间保护原理 | 第38-39页 |
| 3.2 绝对值比较式匝间保护仿真 | 第39-43页 |
| 3.2.1 零序绝对值比较式匝间保护仿真 | 第39-41页 |
| 3.2.2 负序阻抗匝间保护仿真 | 第41-43页 |
| 3.3 本章小结 | 第43-44页 |
| 第4章 负序阻抗匝间保护硬件在环实验 | 第44-54页 |
| 4.1 RT-LAB实时仿真平台简介 | 第44-45页 |
| 4.2 基于DSP的匝间保护研制 | 第45-50页 |
| 4.2.1 硬件系统介绍 | 第46-49页 |
| 4.2.2 软件系统设计 | 第49-50页 |
| 4.3 匝间保护硬件在环实验 | 第50-53页 |
| 4.3.1 RT-LAB实验步骤 | 第50-51页 |
| 4.3.2 实验简介 | 第51页 |
| 4.3.3 实验结果 | 第51-53页 |
| 4.4 本章小结 | 第53-54页 |
| 第5章 基于RMP的匝间保护研究 | 第54-61页 |
| 5.1 RMP神经网络原理 | 第54-57页 |
| 5.2 基于RMP的匝间保护的训练 | 第57-58页 |
| 5.2.1 样本选择及权重训练 | 第57页 |
| 5.2.2 训练精度 | 第57-58页 |
| 5.3 基于RMP的匝间保护仿真分析 | 第58-60页 |
| 5.4 本章小结 | 第60-61页 |
| 第6章 总结与展望 | 第61-63页 |
| 6.1 总结 | 第61页 |
| 6.2 展望 | 第61-63页 |
| 参考文献 | 第63-68页 |
| 在读期间发表的论文 | 第68-69页 |
| 致谢 | 第69页 |
