基于FPGA的高速数据采集卡的研究与设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 课题研究背景和意义 | 第15-16页 |
| 1.2 国内外发展情况 | 第16页 |
| 1.3 论文主要工作 | 第16-19页 |
| 第二章 系统相关原理及设计 | 第19-33页 |
| 2.1 电力线通信的噪声特性 | 第19页 |
| 2.2 FPGA原理及设计 | 第19-25页 |
| 2.2.1 FPGA选型 | 第19-21页 |
| 2.2.2 DDR2 IP核 | 第21-22页 |
| 2.2.3 PCI-E总线设计 | 第22-25页 |
| 2.3 数据采集原理 | 第25-27页 |
| 2.4 电路设计与PCB实现 | 第27-31页 |
| 2.4.1 LVDS信号 | 第27-28页 |
| 2.4.2 EDA软件以及PCB参数 | 第28-30页 |
| 2.4.3 阻抗匹配问题及信号完整性分析 | 第30-31页 |
| 2.5 本章小结 | 第31-33页 |
| 第三章 FPGA主卡设计 | 第33-55页 |
| 3.1 FPGA电路设计 | 第33-37页 |
| 3.2 芯片配置及逻辑设计 | 第37-39页 |
| 3.3 时钟模块设计 | 第39-42页 |
| 3.4 DDR 2 SDRAM数据存储模块 | 第42-45页 |
| 3.5 FMC接口电路 | 第45-46页 |
| 3.6 电源模块设计 | 第46-52页 |
| 3.6.1 电源需求分析 | 第46-47页 |
| 3.6.2 电源电路设计 | 第47-52页 |
| 3.7 PCI-E接口电路设计 | 第52-54页 |
| 3.8 PCB布局与绘制 | 第54页 |
| 3.9 本章小结 | 第54-55页 |
| 第四章 数据采集子卡设计 | 第55-65页 |
| 4.1 子卡电路分析 | 第55-56页 |
| 4.2 A/D模块 | 第56-58页 |
| 4.3 D/A模块 | 第58-60页 |
| 4.4 采样时钟电路 | 第60-63页 |
| 4.5 本章小结 | 第63-65页 |
| 第五章 系统功能测试 | 第65-71页 |
| 5.1 电源模块测试 | 第65页 |
| 5.2 FPGA基本功能测试 | 第65-66页 |
| 5.3 PCIE读写测试 | 第66-67页 |
| 5.4 A/D、D/A基本功能测试 | 第67-70页 |
| 5.5 本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 致谢 | 第75-77页 |
| 作者简介 | 第77-78页 |
