| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究背景及意义 | 第9页 |
| 1.2 SAR ADC国内外研究现状 | 第9-13页 |
| 1.3 论文组织架构 | 第13-14页 |
| 第二章 SAR ADC的原理与常用结构 | 第14-29页 |
| 2.1 SAR ADC的基本原理 | 第14-15页 |
| 2.2 DAC的常用开关方式 | 第15-22页 |
| 2.2.1 电荷重分配式DAC与传统开关方式 | 第15-16页 |
| 2.2.2 分裂电容阵列 | 第16-18页 |
| 2.2.3 单调电容阵列 | 第18-20页 |
| 2.2.4 合并电容阵列（MCS） | 第20-22页 |
| 2.3 比较器的常用结构与改进 | 第22-28页 |
| 2.3.1 传统比较器结构 | 第22-23页 |
| 2.3.2 双尾式比较器 | 第23-24页 |
| 2.3.3 双比较器/双精度比较器模式 | 第24-27页 |
| 2.3.4 比较器多次表决逻辑 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 旁路逻辑与时域比较器结构 | 第29-41页 |
| 3.1 旁路逻辑原理与改进 | 第29-35页 |
| 3.1.1 旁路逻辑原理 | 第29-32页 |
| 3.1.2 电容构成旁路阈值结构 | 第32-33页 |
| 3.1.3 时域构建旁路阈值 | 第33-35页 |
| 3.2 SAR ADC中的时域比较器结构 | 第35-40页 |
| 3.2.1 时域比较器原理 | 第35-36页 |
| 3.2.2 压控延迟线技术 | 第36-39页 |
| 3.2.3 基于反相器的延迟单元优化 | 第39-40页 |
| 3.2.4 差分压控延迟线的失配校准 | 第40页 |
| 3.3 本章小结 | 第40-41页 |
| 第四章 基于压控延迟线与旁路结构的SAR ADC系统架构与建模 | 第41-52页 |
| 4.1 低压低功耗SAR ADC工作原理 | 第41-46页 |
| 4.1.1 折叠式双精度压控延迟线设计 | 第41-43页 |
| 4.1.2 旁路逻辑与时域阈值构建 | 第43-44页 |
| 4.1.3 延迟窗与低精度模式压控延迟线失调电压校准 | 第44-46页 |
| 4.2 MATLAB建模与仿真 | 第46-51页 |
| 4.2.1 旁路逻辑建模 | 第46-48页 |
| 4.2.2 校准逻辑建模 | 第48-51页 |
| 4.3 本章小结 | 第51-52页 |
| 第五章 0.5V低压低功耗SAR ADC电路设计与仿真 | 第52-68页 |
| 5.1 0.5V SAR ADC的系统结构 | 第52-53页 |
| 5.2 采样保持电路与开关 | 第53-57页 |
| 5.2.1 采样开关 | 第53-55页 |
| 5.2.2 复位开关 | 第55-57页 |
| 5.3 DAC电容阵列控制 | 第57-61页 |
| 5.4 双精度压控延迟线比较器 | 第61-64页 |
| 5.5 时域阈值检测模块与校准逻辑 | 第64-65页 |
| 5.6 ADC整体性能仿真 | 第65-67页 |
| 5.7 本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 6.1 工作总结 | 第68页 |
| 6.2 展望 | 第68-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 攻读硕士学位期间取得的成果 | 第75-76页 |
