2.5Gbps串行接口接收机前端设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-11页 |
| ·概述 | 第8-9页 |
| ·需求分析 | 第9页 |
| ·国内外研究现状 | 第9-10页 |
| ·论文结构安排 | 第10-11页 |
| 第2章 Serdes 高速串行接口基础理论 | 第11-25页 |
| ·传统串行接口系统 | 第11页 |
| ·Serdes 类型 | 第11-15页 |
| ·位交错 Serdes | 第12页 |
| ·时钟位嵌入 Serdes | 第12-13页 |
| ·并行时钟 Serdes | 第13页 |
| ·8b/10b Serdes | 第13-14页 |
| ·各结构比较 | 第14-15页 |
| ·Serdes 设计中需要考虑的因素 | 第15-16页 |
| ·信号带宽 | 第15页 |
| ·信号的衰减与劣化 | 第15-16页 |
| ·时序规范 | 第16-24页 |
| ·基本时序 | 第16-17页 |
| ·抖动与眼图 | 第17-19页 |
| ·抖动的分类 | 第19-23页 |
| ·误码率与抖动的关系 | 第23-24页 |
| ·小结 | 第24-25页 |
| 第3章 Serdes 接收机工作原理 | 第25-36页 |
| ·时钟恢复技术 | 第25-27页 |
| ·Serdes 接收机工作原理 | 第27-33页 |
| ·差分信号放大模块 | 第28-29页 |
| ·采样模块 | 第29-31页 |
| ·时钟恢复过程 | 第31-33页 |
| ·时序可靠性设计 | 第33-35页 |
| ·小结 | 第35-36页 |
| 第4章 接收机前端各模块电路设计 | 第36-53页 |
| ·50 欧姆匹配电路设计 | 第36-39页 |
| ·CTLE 电路设计 | 第39-42页 |
| ·LA 电路设计 | 第42-44页 |
| ·Slicer 电路设计 | 第44-47页 |
| ·分频器电路设计 | 第47-49页 |
| ·模拟 Demux | 第49-50页 |
| ·数字 Demux | 第50-52页 |
| ·小结 | 第52-53页 |
| 第5章 版图设计以及整体仿真结果 | 第53-64页 |
| ·版图设计中需要避免的效应 | 第53-58页 |
| ·闩锁效应（Latch-up） | 第53-56页 |
| ·天线效应 | 第56-58页 |
| ·Serdes 接收机模拟的版图设计 | 第58-60页 |
| ·主要设计规则 | 第58-60页 |
| ·整体版图仿真结果 | 第60-64页 |
| 结论 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士期间的研究成果 | 第68-69页 |
| 致谢 | 第69页 |
