| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-18页 |
| ·高清网络摄像机研究背景与意义 | 第10-11页 |
| ·高速电路设计发展概述 | 第11-14页 |
| ·信号完整性问题 | 第14-15页 |
| ·EMI电磁兼容问题 | 第15页 |
| ·本文的研究内容与结构安排 | 第15-18页 |
| 第二章 DM6467T编码板电路设计 | 第18-28页 |
| ·主控芯片选型 | 第18-19页 |
| ·基于TMS320DM6467T高清网络摄像机整体设计 | 第19-21页 |
| ·编码板主要模块设计 | 第21-25页 |
| ·电源模块 | 第21-23页 |
| ·时钟模块 | 第23-24页 |
| ·NOR FLASH模块 | 第24页 |
| ·DDR2-800 SDRAM模块 | 第24-25页 |
| ·本章小结 | 第25-28页 |
| 第三章 基于DM6467T的编码板设计 | 第28-50页 |
| ·编码板拓扑结构 | 第28-30页 |
| ·返回路径设计 | 第30-32页 |
| ·走线变换时的参考平面设计方案 | 第31-32页 |
| ·叠层的重要性 | 第32-36页 |
| ·编码板叠层结构设计 | 第33页 |
| ·编码板阻抗设计 | 第33-36页 |
| ·编码板PCB的信号完整性设计 | 第36-38页 |
| ·编码板高速信号的信号完整性分析 | 第36-38页 |
| ·传输线理论 | 第38页 |
| ·编码板上的高速信号 | 第38页 |
| ·编码板反射与阻抗匹配 | 第38-42页 |
| ·反射的基本概念 | 第38-39页 |
| ·阻抗匹配 | 第39-40页 |
| ·振铃 | 第40-41页 |
| ·编码板关键走线仿真 | 第41-42页 |
| ·编码板串扰抑制设计 | 第42-47页 |
| ·串扰的基本概念 | 第42-43页 |
| ·串扰的形成机理 | 第43-45页 |
| ·编码板串扰抑制设计 | 第45-47页 |
| ·本章小结 | 第47-50页 |
| 第四章 编码板PCB的电源完整性设计 | 第50-56页 |
| ·编码板电源设计 | 第50-51页 |
| ·电源去耦 | 第51-53页 |
| ·去耦电容的作用 | 第51-52页 |
| ·电容器的布局 | 第52-53页 |
| ·PCB直流压降 | 第53-54页 |
| ·编码板电压需求分析 | 第53-54页 |
| ·编码板直流压降仿真 | 第54页 |
| ·本章小结 | 第54-56页 |
| 第五章 编码板的时序设计 | 第56-66页 |
| ·时序系统简介 | 第56页 |
| ·编码板时序简介 | 第56-58页 |
| ·源同步建立时间时序分析 | 第56-58页 |
| ·保持时间时序分析 | 第58页 |
| ·DDR2时序 | 第58-61页 |
| ·DDR2基本概念简介 | 第58-60页 |
| ·“等长”的重要性 | 第60-61页 |
| ·编码板DDR2-800时序设计 | 第61-63页 |
| ·地址和控制信号时序设计 | 第61-62页 |
| ·数据信号时序设计 | 第62-63页 |
| ·地址时钟与数据时钟时序设计 | 第63页 |
| ·编码板信号线走线规则 | 第63页 |
| ·编码板数据信号时序仿真 | 第63-64页 |
| ·设计完成的编码板 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 电磁兼容与可靠性测试 | 第66-76页 |
| ·电磁兼容设计 | 第66页 |
| ·电磁兼容设计的基本内容 | 第66页 |
| ·布线优化 | 第66-67页 |
| ·接地优化 | 第67-69页 |
| ·接地方式 | 第67-68页 |
| ·数模混合时的接地方式 | 第68-69页 |
| ·PCB板铺地的碎铜处理 | 第69页 |
| ·可靠性验证 | 第69-72页 |
| ·成像质量测试 | 第70-71页 |
| ·高低温环境测试 | 第71-72页 |
| ·电磁兼容测试 | 第72-75页 |
| ·摄像机辐射测试 | 第72-73页 |
| ·电源传导测试 | 第73-75页 |
| ·本章小结 | 第75-76页 |
| 第七章 结论与展望 | 第76-78页 |
| ·结论 | 第76-77页 |
| ·展望 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-81页 |
| 个人简历、在学期间发表的论文与研究成果 | 第81页 |